[发明专利]一种配置文件的加载装置与方法有效
| 申请号： | 201310745279.1 | 申请日： | 2013-12-30 |
| 公开（公告）号： | CN103729222A | 公开（公告）日： | 2014-04-16 |
| 发明（设计）人： | 赵剑;冯亮;刘艳雷 | 申请（专利权）人： | 大唐移动通信设备有限公司 |
| 主分类号： | G06F9/445 | 分类号： | G06F9/445 |
| 代理公司： | 北京润泽恒知识产权代理有限公司 11319 | 代理人： | 苏培华 |
| 地址： | 100083*** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 一种 配置文件 加载 装置 方法 | ||
1.一种配置文件的加载装置，其特征在于，包括：微处理单元现场可编程门阵列FPGA芯片和微处理单元MCU，其中，
所述FPGA芯片用于在对所述FPGA芯片进行上电之后，建立所述MCU和所述FPGA芯片之间的PCIe链路，以便通过所述PCIe链路加载配置文件；在所述PCIe链路建立失败的情况下，触发所述MCU复位；通过所述MCU和所述FPGA芯片之间的数据总线从所述MCU获取所述配置文件，并加载所述配置文件。
2.如权利要求1所述的装置，其特征在于，
所述FPGA芯片还用于在所述PCIe链路建立失败的情况下，向所述MCU发送低电平的第一指示信号，其中，所述第一指示信号用于触发所述MCU复位。
3.如权利要求2所述的装置，其特征在于，所述装置还包括：
三态芯片，其中，所述三态芯片的输出端与所述FPGA芯片的模式配置管脚相连，所述三态芯片的输入为所述第一指示信号，当所述第一指示信号为低电平时，所述模式配置管脚的值为第一预定值；
所述FPGA芯片用于在所述模式配置管脚的值为第一预定值的情况下，通过所述MCU和所述FPGA芯片之间的数据总线获取所述配置文件。
4.如权利要求1至3中任一项所述的装置，其特征在于，
所述FPGA芯片还用于在所述PCIe链路建立成功的情况下，向所述MCU发送高电平的第一指示信号。
5.如权利要求4所述的装置，其特征在于，所述装置还包括：
三态芯片，其中，所述三态芯片的输出端与所述FPGA芯片的模式配置管脚相连，所述三态芯片的输入为所述第一指示信号，当所述第一指示信号为高电平时，所述模式配置管脚的值为第二预定值；
所述FPGA芯片用于在所述模式配置管脚的值为所述第二预定值的情况下，通过所述PCIe链路获取配置文件。
6.如权利要求1至3中任一项所述的装置，其特征在于，
所述第一指示信号是所述MCU的通电复位POR管脚的POR信号。
7.一种配置文件的加载方法，其特征在于，包括：
在对现场可编程门阵列FPGA芯片进行上电之后，建立微处理单元MCU和所述FPGA芯片之间的PCIe链路，以便通过所述PCIe链路加载配置文件；
在所述PCIe链路建立失败的情况下，触发所述MCU复位；
通过所述MCU和所述FPGA芯片之间的数据总线从所述MCU获取所述配置文件，并加载所述配置文件。
8.如权利要求7所述的方法，其特征在于，在所述PCIe链路建立失败的情况下，触发所述MCU复位，包括：
在所述PCIe链路建立失败的情况下，向所述MCU发送低电平的第一指示信号，所述第一指示信号用于触发所述MCU复位。
9.如权利要求8所述的方法，其特征在于，通过所述MCU和所述FPGA芯片之间的数据总线从所述MCU获取所述配置文件，并加载所述配置文件，包括：
确定所述FPGA芯片的模式配置管脚的值为第一预定值，其中，当所述第一指示信号为低电平时，所述模式配置管脚的值为所述第一预定值；
在所述模式配置管脚的值为第一预定值的情况下，通过所述MCU和所述FPGA芯片之间的数据总线获取所述配置文件，并加载所述配置文件。
10.如权利要求7至9中任一项所述的方法，其特征在于，
在所述PCIe链路建立成功的情况下，向所述MCU发送高电平的第一指示信号。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于大唐移动通信设备有限公司，未经大唐移动通信设备有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201310745279.1/1.html，转载请声明来源钻瓜专利网。
- 上一篇：一种新型受话器
- 下一篇：一种多角度单人用音箱
