[发明专利]非易失性存储器

权利要求书

1.一种非易失性存储器，包含：

一第一存储单元，包括：

一第一字元线；

一第二字元线；

一第一控制线；

一第一逻辑电路，具有一第一输入端连接至该第一字元线、一第二输入端连接至该第二字元线以及一输出端连接至该第一控制线；其中，该第一字元线与该第二字元线其中之一为一选定字元线时，该输出端提供一第一电平至该第一控制线；以及，该第一字元线与该第二字元线并非为该选定字元线时，该输出端提供一第二电平至该第一控制线；

一第一位元线；

一第一晶胞，具有一控制端连接至该第一字元线、一第一端连接至该第一控制线以及一第二端选择性地连接至该第一位元线；以及

一第二晶胞，具有一控制端连接至该第二字元线、一第一端连接至该第一控制线以及一第二端选择性地连接至该第一位元线。

2.如权利要求1所述的非易失性存储器，其中该第一逻辑电路为一或非门，具有一第一输入端连接至该第一字元线，具有一第二输入端连接至该第二字元线，具有一输出端连接至该第一控制线。

3.如权利要求2所述的非易失性存储器，其中该第一电平为一低电平，该第二电平为一高电平。

4.如权利要求1所述的非易失性存储器，其中该第一晶胞包括一第一晶体管，其栅极为该控制端，源极与漏极为该第一端与该第二端；且该第二晶胞包括一第二晶体管，其栅极为该控制端，源极与漏极为该第一端与该第二端。

5.如权利要求1所述的非易失性存储器，其中当该第一晶胞的该第二端连接至该第一位元线时，该第一晶胞具有一第一储存状态；当该第一晶胞的该第二端未连接至该第一位元线时，该第一晶胞具有一第二储存状态；当该第二晶胞的该第二端连接至该第一位元线时，该第二晶胞具有该第一储存状态；以及，当该第二晶胞的该第二端未连接至该第一位元线时，该第二晶胞具有该第二储存状态。

6.如权利要求1所述的非易失性存储器，其中该第一存储单元还包括：

一第二位元线；

一第三晶胞，具有一控制端连接至该第一字元线、一第一端连接至该第一控制线、以及一第二端选择性地连接至该第二位元线；以及

一第四晶胞，具有一控制端连接至该第二字元线、一第一端连接至该第一控制线、以及一第二端选择性地连接至该第二位元线。

7.如权利要求1所述的非易失性存储器，还包括一第二存储单元，包括：

一第三字元线；

一第四字元线；

一第二控制线；

一第二逻辑电路，具有一第一输入端连接至该第三字元线、一第二输入端连接至该第四字元线以及一输出端连接至该第二控制线；其中，该第三字元线与该第四字元线其中之一为该选定字元线时，该输出端提供该第一电平至该第二控制线；以及，该第三字元线与该第四字元线并非为该选定字元线时，该输出端提供该第二电平至该第二控制线；

该第一位元线；

一第五晶胞，具有一控制端连接至该第三字元线、一第一端连接至该第二控制线以及一第二端选择性地连接至该第一位元线；以及

一第六晶胞，具有一控制端连接至该第四字元线、一第一端连接至该第二控制线以及一第二端选择性地连接至该第一位元线。

8.如权利要求1所述的非易失性存储器，其中该第一存储单元具有一第一注脚电路，包括：

一第一开关电路，具有一控制端连接至该第一字元线，具有一第一端连接至该第一控制线，以及具有一第二端连接至一接地端；以及

一第二开关电路，具有一控制端连接至该第二字元线，具有一第一端连接至该第一控制线，以及具有一第二端连接至该接地端；

其中，当该第一字元线为该选定字元线时，一接地电压经由该第一开关元件供应至该第一控制线；以及，当该第二字元线为该选定字元线时，该接地电压经由该第二开关元件供应至该第一控制线。

9.如权利要求8所述的非易失性存储器，其中该第一开关电路为一第一晶体管，其栅极为该控制端，源极与漏极为该第一端与该第二端；且该第二开关电路为一第二晶体管，其栅极为该控制端，源极与漏极为该第一端与该第二端。