[发明专利]硅基单电子晶体管结构及其制备方法

说明书

技术领域

本发明涉及半导体加工制造技术领域，更具体地说，涉及一种硅基单电子晶体管结构及其制备方法。 

背景技术

单电子晶体管(Single-Electron Transistor,简称SET)，是指器件在正常工作时载流子的传输是以极少量甚至单个电子进行输运，因此单电子晶体管在工作时具有非常低的漏电流，对于低功耗的电路设计具有非常潜在的应用价值。图1(A)示意了单电子晶体管的典型结构，其与传统的MOSFET器件结构类似，也包括栅(Gate)、源(Souce)和漏(Drain)三个端口，以及栅介质层(Gate Dielectric)，与传统MOSFET不同的是，单电子晶体管在源漏之间包含一个零维的量子点结构(Quantum Dot)，且源漏电极与量子点之间通过两个隧穿势垒(Tunneling Barrier)相连。当在源漏两端施加一定偏压时，电子可以克服隧穿势垒跃迁至中间的量子点，而一旦某个电子隧穿至量子点，由于库仑排斥作用，将会阻止后续电子的进入，这就是典型的库仑阻塞效应(Coulomb Blockade)，直至该电子从量子点隧穿至另一电极，后续电子才会相继进行隧穿，因此，单电子晶体管在源漏偏压下通常表现出库仑台阶效应(Coulomb Stage)，如图1(B)所示。当给单电子晶体管同时施加栅压时，则通过栅压可以调节量子点上的电荷数，从而可使得库仑阻塞现象随着栅压变化而出现周期性振荡，这就是典型的库仑振荡效应(Coulomb Oscillation)，如图1(C)所示。 

近年来，随着半导体工艺技术节点的不断缩小，传统的硅基MOSFET尺寸已经越来越逼近器件的物理极限，越来越多的研究工作开始探索基 于新工作机制的硅基半导体器件。单电子晶体管作为一种具有新工作机制的新型器件，可望克服传统硅基MOSFET的物理极限，而其低漏电的器件特性更可在未来的低功耗电路设计中获得应用。 

现有技术工艺中，硅基单电子晶体管的制备很难与传统的CMOS工艺相兼容，且这种兼容很容易使得工艺成本大幅上升。 

因此，在硅片上采用与CMOS兼容的工艺制造高度可靠的SET是业内期望解决的技术问题。 

发明内容

本发明的一个目的在于提供一种硅基单电子晶体管结构。 

为实现上述目的，本发明一技术方案如下： 

一种硅基单电子晶体管结构，包括：SOI衬底；源极、漏极与控制栅极，分别形成于衬底上；硅鳍结构或硅纳米线，形成于衬底上，其两端分别连接源极、漏极；分立栅极，包括第一支部和第二支部，第一支部与第二支部以控制栅极隔开。 

优选地，硅鳍结构或硅纳米线表面覆盖有高介电常数的栅介质层。 

优选地，控制栅极与分立栅极由一侧墙结构隔离。 

优选地，第一支部、第二支部相互平行，且垂直于硅鳍结构或硅纳米线。 

本发明的另一目的在于提供一种硅基单电子晶体管结构制备方法。 

为实现上述目的，本发明另一技术方案如下： 

一种硅基单电子晶体管结构的制备方法，包括如下步骤：a)、提供一SOI衬底；b)、在SOI衬底上定义出源、漏电极图形；c)、在SOI衬底上定义出硅鳍结构或硅纳米线图形；d)、分别形成源、漏极以及与源、漏极分别连接的硅鳍结构或硅纳米线；e)、在硅鳍结构或硅纳米线上沉积一高介电常数的栅介质层；f)、依次形成分立栅极、控制栅极，其中，分立栅极包括第一支部和第二支部，第一支部与第二支部以控制栅极隔开。 

可选地，步骤f)具体包括：利用光刻及刻蚀工艺制备分立栅极，分 立栅极包括相互平行的第一支部和第二支部，第一支部和第二支部分别垂直于硅鳍结构或硅纳米线；在分立栅极两侧利用刻蚀工艺制备侧墙结构；以自对准工艺在第一支部与第二支部之间淀积控制栅材料，并以光刻和刻蚀工艺制备形成控制栅极。 

可选地，步骤f)具体包括：利用光刻及刻蚀工艺制备分立栅极，分立栅极包括相互平行的第一支部和第二支部，第一支部和第二支部分别垂直于硅鳍结构或硅纳米线；在分立栅极两侧利用刻蚀工艺制备侧墙结构；以电子束直写光刻技术和刻蚀工艺在第一支部与第二支部之间制备形成控制栅极。