[发明专利]DSP工程的高效运行方法及系统

权利要求书

1.一种DSP工程的高效运行方法，其特征在于，所述方法包括以下步骤：

S1：将待运行的工程中的数据段拆分成两部分，一部分作为片内工程，另一部分数据段和所述待运行的工程中的程序段作为片外工程；

S2：将所述片内工程加载至DSP开发板的普通SRAM中，将所述片外工程加载至所述DSP开发板的SDRAM中；

S3：在普通SRAM中划分预设长度的存储空间作为2级缓存；

S4：所述DSP开发板的DSP核与加载有所述片内工程的普通SRAM之间通过所述DSP开发板的1级数据缓存进行数据读取及数据写入，所述DSP核与所述SDRAM之间通过所述2级缓存和1级数据缓存实现数据读取及数据写入，所述DSP核与所述SDRAM之间通过所述2级缓存和所述DSP开发板的1级程序缓存实现程序读取。

2.如权利要求1所述的方法，其特征在于，步骤S1中，根据数据类型及读取写入次数将所述待运行的工程中的数据段拆分成两部分。

3.如权利要求1所述的方法，其特征在于，步骤S2包括：

S201：将所述片内工程通过PCI接口加载至所述DSP开发板的普通SRAM中；

S202：将所述DSP开发板的DSP核暂停运行，并开启所述DSP开发板的外部存储器接口；

S203：将所述片外工程通过所述PCI接口和外部存储器接口加载至所述DSP开发板的SDRAM中；

S204：将所述DSP开发板的DSP核重新开始运行。

4.如权利要求1所述的方法，其特征在于，步骤S4中，所述DSP核与所述SDRAM之间通过所述2级缓存和1级数据缓存实现数据读取包括：

先在所述2级缓存中查找待读取数据，若所述2级缓存中没有所述待读取数据，则从所述SDRAM中查找所述待读取数据，由所述SDRAM将所述待读取数据依次通过所述2级缓存和1级数据缓存传输至所述DSP核；若所述2级缓存中有所述待读取数据，则先失效所述2级缓存中的所述待读取数据，再将所述SDRAM中的所述待读写数据传输至所述2级缓存中，覆盖原来所述待读取数据的旧数据，最后将所述2级缓存中的新的所述待读取数据通过所述1级数据缓存传输至所述DSP核。

5.如权利要求1所述的方法，其特征在于，步骤S4中，所述DSP核与所述SDRAM之间通过所述2级缓存和1级数据缓存实现数据写入包括：

所述DSP核为写数据操作时，先在所述2级缓存中查找待写入数据，若所述2级缓存中没有所述待写入数据，则从所述SDRAM中查找所述待写入数据，由所述SDRAM将所述待写入数据传输至所述2级缓存，所述DSP核通过所述1级数据缓存对所述待写入数据进行写操作，所述2级缓存将写操作后的待写入数据回写至所述SDRAM中；若所述2级缓存中有所述待写入数据，则所述DSP核直接通过所述1级数据缓存对所述待写入数据进行写操作，所述2级缓存将写操作后的待写入数据回写至所述SDRAM中。

6.一种DSP工程的高效运行系统，其特征在于，所述系统包括：

工程拆分模块，用于将待运行的工程中的数据段拆分成两部分，一部分作为片内工程，另一部分数据段和所述待运行的工程中的程序段作为片外工程；

工程加载模块，用于将所述片内工程加载至DSP开发板的普通SRAM中，将所述片外工程加载至所述DSP开发板的SDRAM中；

缓存划分模块，用于在普通SRAM中划分预设长度的存储空间作为2级缓存；

读取写入模块，用于所述DSP开发板的DSP核与加载有所述片内工程的普通SRAM之间通过所述DSP开发板的1级数据缓存进行数据读取及数据写入，所述DSP核与所述SDRAM之间通过所述2级缓存和1级数据缓存实现数据读取及数据写入，所述DSP核与所述SDRAM之间通过所述2级缓存和所述DSP开发板的1级程序缓存实现程序读取。

7.如权利要求6所述的系统，其特征在于，所述工程拆分模块中，根据数据类型及读取写入次数将所述待运行的工程中的数据段拆分成两部分。