[发明专利]连体芯片、连体芯片组、成像盒及成像盒组有效
申请号: | 201310734682.4 | 申请日: | 2013-12-27 |
公开(公告)号: | CN103753961A | 公开(公告)日: | 2014-04-30 |
发明(设计)人: | 丁励;陈浩 | 申请(专利权)人: | 珠海艾派克微电子有限公司 |
主分类号: | B41J2/175 | 分类号: | B41J2/175;G03G15/00 |
代理公司: | 暂无信息 | 代理人: | 暂无信息 |
地址: | 519075 广东省珠*** | 国省代码: | 广东;44 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 连体 芯片 芯片组 成像 | ||
技术领域
本发明属于打印成像领域,尤其涉及连体芯片及包括该连体芯片的成像盒。
背景技术
在打印成像装置(例如喷墨打印机、激光/LED打印机)上安装带有盒芯片的成像盒(例如墨盒、硒鼓和粉盒)是近年来常见的一种应用方式,该盒芯片存储了有关成像盒的信息,这样打印成像装置可以通过成像盒的该盒芯片,获知安装到其上的成像盒的信息,然后根据这些信息准确地执行打印成像操作,并在成像盒中的记录材料消耗完时,通过往盒芯片中写入信息,来限制空成像盒的继续使用。已知的盒芯片中,一般存储了两种类型的信息,一种是不可改变的信息,例如有关成像盒的品牌、序列号、容量、和生产日期等方面的固定信息;另外一种是实时记录成像盒的使用情况的信息,这类可变信息包括了记录材料消耗量、记录材料剩余量、已打印页数、剩余打印页数、首次安装日期等,不同品牌和类型的盒芯片所存储的信息的类别和种类一般不同。
为提供更加悦目的彩色图像,在打印成像设备上安装多个容纳了不同颜色记录材料的成像盒是常见的一种方式。图1是现有技术中多个盒芯片与打印成像设备之间通信的总线连接示意图,打印成像装置和四个盒芯片都连接在串行公共总线上,每个盒芯片都被分配了一个器件地址,分别为“011”、“010”、“110”和“101”。在图2中,串行公共总线具有四条通信线,每条通信线对于每一个盒芯片和打印成像设备都是公共的,四条通信线分别是电压源信号线(VCC)、接地线(GND)、可双向传输信息的通信线(I/O)及为打印成像设备和多个盒芯片提供同步时钟的时钟信号线(CLK)。在盒芯片与打印成像设备交互通信时,首先由打印成像设备通过串行公共总线发出指令,该指令包括指示访问对象的器件地址。盒芯片接收到该指令后,根据指令中包括的器件地址,识别该指令是否呼叫自身,如果是,则通过串行公共总线发送响应信息给打印成像设备,并在其后的时间通过串行公共总线与打印成像设备交互盒芯片存储的信息;如果识别到该指令并非呼叫自身,则进入休眠或者待机状态,直到接收到打印成像设备发送的停止、复位或者上电初始化的信号。
由于同一批次的盒芯片中,一般存储了多个相同类别的固定信息,例如品牌、容量和生产日期,所以为了规模化生产以降低成本,现有的兼容盒芯片将这部分信息提取出来,存储到独立的附属存储器中,而其他类别的信息则全部存储到另外一个主存储器中,附属存储器受主存储器的控制,因此只有主存储器被分配了一个器件地址,附属存储器无需分配器件地址,由于打印成像设备只读取附属存储器的数据,而不对其进行数据的写入,因此附属存储器还可以选用只读存储器,以进一步降低成本。在打印成像设备需要访问附属存储器存储的信息时,主存储器负责将打印成像设备的指令进行解释并转发附属存储器存储的信息给打印成像设备。因此在生产盒芯片的时候,只需要将主存储器和附属存储器固定到同一片电路板上即可。
然而,当电路板上的价格较低的附属存储器被损坏时,只能更换新的盒芯片,而电路板上价格较高的主存储器就浪费了。这种情况应当得到改善。
发明内容
为了在附属存储器被损坏的情况下仍能使用主存储器以减少主存储器的浪费,本发明提供了一种用于成像盒的连体芯片,所述连体芯片包括附属部分和主要部分,其特征在于,所述附属部分包括:
接口单元,通过串行公共总线连接到打印成像设备,其用于接收打印成像设备发送的指令;
存储单元,其存储了通用于不同成像盒的信息;
响应识别单元,其用于识别串行公共总线上是否存在响应;
优先等级配置单元,其预设了优先等级;和
控制单元,在接收到打印成像设备发送的指令时,根据预设的优先等级对应的时刻,控制响应识别单元识别串行公共总线上的响应,并响应打印成像设备的指令。
在其他的实施例中,优选地,在响应识别单元识别到串行公共总线上不存在响应时,控制单元通过接口单元将存储单元存储的通用信息发送给打印成像设备。
在其他的实施例中,优选地,所述优先等级配置单元预设的优先等级具体是识别串行公共总线上是否存在响应的时刻和响应打印成像设备的指令的时刻。
在其他的实施例中,优选地,预设的优先等级较高的,则识别串行公共总线上是否存在响应的时刻和响应打印成像设备的指令的时刻相对靠前;相反,优先等级较低的,则识别串行公共总线上是否存在响应的时刻和响应打印成像设备的指令的时刻相对靠后。
在其他的实施例中,优选地,所述连体芯片的附属部分以可拆除的方式连接到主要部分。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于珠海艾派克微电子有限公司,未经珠海艾派克微电子有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201310734682.4/2.html,转载请声明来源钻瓜专利网。