[发明专利]NOR型内容可寻址存储器

说明书

技术领域

本发明涉及存储器技术，特别是涉及NOR型内容可寻址存储器。

背景技术

内容可寻址存储器（Content Addressable Memory，CAM）处理器中的缓存的重要部分，也是路由器中用来判断数据包发送方向的重要部分。在普通的存储器如随机访问存储器（Random Access Memory，RAM）应用中，用户提供一个存储器地址，存储器根据该地址返回一个存储于该地址的数据。而在内容可寻址存储器的应用中，用户提供一个数据，内容可寻址存储器会遍历整个存储空间，搜索该数据是否存在于存储器中，如果是，即命中，内容可寻址存储器返回一个或多个命中数据的地址。

内容可寻址存储器作为一种特殊存储器，可在单词运算中搜索整个存储器，所以在搜索应用中，内容可寻址存储器比普通存储器快很多。内容可寻址存储器的快速搜索特性使得内容可寻址存储器特别适用于如网络设备、CPU（Center Processing Unit，中央处理单元）和DSP（Digital Signal Processor，数字信号处理器）的Cache（缓冲存储器）、视频硬编解码等应用。

NOR型内容可寻址存储器是一种常见的内容可寻址存储器架构，以二元型内容可寻址存储器（即内容可寻址存储器的存储数据为“0”或“1”）为例，如图1所示，内容可寻址存储器的基本单元内由包括两个交叉耦合的反相器的SRAM完成数据的存储，M1～M4协同完成外部搜索信号与内部存储数据的匹配工作，M1和M2的一端连接到匹配线上，M1与M3串联组成a1通路，M2与M4串联组成a2通路，M3和M4分别接地，M5和M6用作对SRAM进行读写的选通管。SL_a和SL_b是一对互补的搜寻信号，M5和M6均接字线和位线，用于控制M5和M6的导通和数据的读出。由于M1和M2的栅极由两个互补的信号分别控制，所以两者总是有且只有一个处于导通状态。

如图2所示，多个内容可寻址存储单元CAM组成多行内容可寻址存储器块，初始状态下，预充管T将每个匹配线都预充到某一电平（通常预充到电源电压Vdd），之后预充管T断开，搜寻信号被并行输入到每个内容可寻址存储器块进行比较。通过比对所有内容可寻址存储器行中所存数据与输入的搜寻信号是否匹配，如果数据完全匹配，则该匹配线保持为预充电平（Vdd），否则匹配线被下拉到低电平（Gnd），从而选出正确的匹配线，实现基于内容的寻址操作。

若以B点状态作为SRAM存储的数据，SL_a为搜寻信号的值，假设搜寻信号SL_a为“1”，则其互补信号SL_b为“0”，此时M1管导通，M2管截断。若SRAM存储数据为“1”，即与搜寻信号相匹配，则M3管导通，M4管截断，则a1与a2通路都是断开的；若SRAM存储数据为“0”，即与搜寻信号不匹配，则M3管导通，M4管截断，a1通路形成下拉通路。同理，若搜寻信号SL_a为“0”，则其互补信号SL_b为“1”，此时M1管截断，M2管导通。若SRAM存储数据为“0”，即与搜寻信号相匹配，则M3管导通，M4管截断，则a1与a2通路都是断开的；若SRAM存储数据为“1”，即与搜寻信号不匹配，则M3管截断，M4管导通，a2通路形成下拉通路。

由此，若某行所有内容可寻址存储单元CAM的存储数据与搜寻信号均匹配，则该行的匹配线就保持其初始状态，即高电平。若某一行的所有内容可寻址存储单元CAM中有一个或多个内容可寻址存储单元CAM匹配失败，则在匹配失败的内容可寻址存储单元CAM中，a1通路或a2通路就会形成下拉通路，将该行内容可寻址存储单元CAM所连接的匹配线拉到低电平。

对于三元型内容可寻址存储器而言，则需存储“X”（即不管搜寻信号是“0”还是“1”，都能够匹配成功），相应地，需要在内容可寻址存储器中采用两个独立的SRAM单元使得A，B两点同时为“0”，如图3所示，从而保证M3与M4处于常断状态，同时还需要配置相应的匹配管和开关管，使得一个内容可寻址存储单元CAM需要至少采用16个晶体管，造成内容可寻址存储单元CAM结构复杂、占用面积较大的问题。另外，三元型内容可寻址存储器与二元型内容可寻址存储器其本身的电路结构不同，在同时需要实现三元型内容可寻址存储器和二元型内容可寻址存储器功能的场合，两者不能灵活的切换。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一NOR型内容可寻址存储器，用于解决现有技术中基于SRAM的内容可寻址存储器单元结构复杂，且三元型内容可寻址存储器和二元型内容可寻址存储器不能灵活切换的问题。