[发明专利]芯片故障定位方法、装置及系统

说明书

技术领域

本发明涉及测试技术，尤其涉及一种芯片故障定位方法、装置及系统。

背景技术

随着半导体工艺的高速发展，集成电路的集成度每3个月就要翻一番。如此快速的更新换代，使得传统的集成电路测试方法变得捉襟见肘。传统的测试方法主要是借助片外装置，比如示波器、逻辑分析仪、频谱仪等调试工具，通过观测集成电路的输出进行测试。而对于结构复杂的处理器芯片，通常还需要专门的测试装置用于观测芯片内部的状态，这种传统的测试方法已经不能满足业界需求。

现有技术中有一种基于国际标准测试协议联合测试行动组织（Joint Test Action Group，简称JTAG）的处理器芯片调试技术；现有技术中还有一种基于测试电路和JTAG的测试方法，在芯片上加入了专用的测试电路，可以观察到微处理器核中部分寄存器和存储器的值。

但是现有技术一只局限于在芯片的输入输出端口（Input/Output，简称I/O）上捕获信息，是一种基于I/O的测试方法，无法提供处理器芯片内部状态的可视性，对处理器芯片的故障定位难度较大；现有技术二实质上同属于一种基于I/O的测试方法，并不能捕获芯片微处理器核内部的状态，同样难于对芯片进行故障定位。

发明内容

本发明提供一种芯片故障定位方法、装置及系统，以克服现有技术中在测试过程中无法观测到芯片内部状态，芯片的故障定位难度较大的问题。

第一方面，本发明提供一种芯片故障定位方法，所述方法包括：

在调试模式下获取调试指令并执行；

在测试模式下获取扫描链模式指令；

根据所述扫描链模式指令控制芯片的触发器形成扫描链；

在所述测试模式下获取测试数据；

将所述测试数据输入扫描链中，依次移出所述扫描链中触发器的输出值；

根据移出的所述触发器的值定位芯片故障位置。

可选地，所述在调试模式下获取调试指令并执行，包括：

在所述调试模式下，等待标志位置为有效后，通过JTAG接口模块获取调试指令输入芯片内部的指令存储器中；

所述等待标志位设置为无效后，从所述指令存储器中获取所述调试指令并执行。

可选地，所述在测试模式下获取扫描链模式指令，包括：

在所述测试模式下，通过JTAG接口模块获取所述扫描链模式指令。

可选地，所述在所述测试模式下获取测试数据，包括：

在所述测试模式下通过JTAG接口模块获取所述测试数据。

可选地，所述扫描链模式指令包括：单条成链模式指令或多条成链模式指令；

所述根据所述扫描链模式指令控制芯片的触发器形成扫描链，包括：

根据所述单条成链模式指令生成控制信号，根据所述控制信号控制所述触发器的扫描使能端，使所述触发器连接形成一条长扫描链；或者，

根据所述多条成链模式指令生成控制信号，根据所述控制信号控制所述触发器的扫描使能端，使所述触发器连接形成多条短扫描链。

可选地，所述扫描链包括一条长扫描链或多条短扫描链；

所述将所述测试数据输入所述扫描链中，依次移出所述扫描链中触发器的值，包括：

通过连续的N拍时钟脉冲控制所述长扫描链，将所述测试数据输入所述长扫描链中，并使所述触发器的值沿着所述长扫描链从输出端依次移出，所述N为所述长扫描链的触发器个数；或者，

通过连续的M拍时钟脉冲控制所述多条短扫描链，将所述测试数据输入所述多条短扫描链中，并使每条短扫描链上触发器的值沿着各自所在短扫描链依次从扫描输出端口移出，所述M为所述多条短扫描链中最长链所包括的触发器的个数。

第二方面，本发明提供一种芯片故障定位装置，所述装置包括：

执行模块，用于在调试模式下获取调试指令并执行；

第一获取模块，用于在测试模式下获取扫描链模式指令；

第一控制模块，用于根据所述第一获取模块获取的所述扫描链模式指令控制所述芯片的触发器形成扫描链；

第二获取模块，用于在所述测试模式下获取测试数据；

第二控制模块，用于将所述第二获取模块获取的测试数据输入所述扫描链中，依次移出所述扫描链中触发器的值；

定位模块，用于根据移出的所述触发器的值定位芯片故障位置。

可选地，所述执行模块，包括：

获取单元，用于在所述调试模式下，等待标志位置为有效后，通过JTAG接口模块获取调试指令输入芯片内部的指令存储器中；