[发明专利]显示器及其栅极驱动电路和栅极驱动单元电路

权利要求书

1.一种栅极驱动单元电路，其特征在于，包括：

输入模块（11），其耦合在第一脉冲信号端和第一节点（Q）之间，用于响应第一脉冲信号（V_I1）的高电平对第一节点（Q）进行充电；

驱动模块（12），其控制端用于耦合到第一节点（Q），其输入端用于输入第一时钟信号（V_A），其输出端用于耦合到信号输出端（V_OUT），所述驱动模块（22）响应第一节点（Q）的高电平信号将第一时钟信号（V_A）施加到信号输出端（V_OUT）；

低电平维持模块（13），其包括第一充电单元（131）和阈值电压自补偿单元（132）；

所述第一充电单元（131）包括第五晶体管（T5）和第六晶体管（T6），第五晶体管（T5）的控制极和第一极耦合到第二脉冲信号端，用于输入第二脉冲信号（V_I2），第二极耦合到第二节点（P）；第六晶体管（T6）的控制极耦合到第二脉冲信号端，第一极耦合到第二节点（P），第二极耦合到第三节点（O）；所述第一充电单元（131）响应第二脉冲信号（V_I2）的高电平对第二节点（P）进行充电；

所述阈值电压自补偿单元（132）包括第九晶体管（T9）、第十一晶体管（T11）和第十二晶体管（T12），第九晶体管（T9）的第一极耦合到第三节点（O），第十一晶体管（T11）的第一极耦合到第一节点（Q），第十二晶体管（T12）耦合到信号输出端（V_OUT），第九晶体管（T9）、第十一晶体管（T11）和第十二晶体管（T12）的控制极都耦合到第二节点（P），第二极耦合到第一低电平端；所述阈值电压自补偿单元（132）响应第二节点（P）的高电平将第一节点（Q）和信号输出端（V_OUT）的电压耦合至第一低电平（V_SS）；

所述第一时钟信号（V_A）的周期为T，第一脉冲信号（V_I1）和第二脉冲信号（V_I2）的周期为一帧时间；第一脉冲信号（V_I1）的高电平到来时，第一时钟信号（V_A）处于低电平；第二脉冲信号（V_I2）的高电平到来时刻滞后于第一脉冲信号（V_I1）的高电平到来时刻，且第二脉冲信号（V_I2）的高电平到来时，第一时钟信号（V_A）处于下一个低电平。

2.如权利要求1所述的栅极驱动单元电路，其特征在于，所述低电平维持模块（13）还包括第二充电单元（133），所述第二充电单元（133）包括第七晶体管（T7）、第八晶体管（T8）和第十晶体管（T10）；第七晶体管（T7）的控制极和第一极耦合到初始置位信号端，用于输入初始置位信号（STV），第二极耦合到第二节点（P）；第八晶体管（T8）的控制极耦合到初始置位信号端，第一极耦合到第二节点（P），第二极耦合到第三节点（O）；所述第二充电单元（133）响应初始置位信号（STV）的高电平对第二节点（P）进行充电；第十晶体管（T10）的控制极耦合到第三脉冲信号端，用于输入第三脉冲信号（V_I3），第一极耦合到第二节点（P），第二极耦合到第一低电平端，所述第十晶体管（T10）响应第三脉冲信号（V_I3）的高电平将第二节点（P）耦合至第一低电平（V_SS）；所述初始置位信号（STV）的周期为一帧时间，第三脉冲信号（V_I3）的高低电平时序与第一脉冲信号（V_I1）相同。

3.如权利要求2所述的栅极驱动单元电路，其特征在于，所述低电平维持模块（13）还包括下拉单元（134），所述下拉单元（134）包括第三晶体管（T3），第三晶体管（T3）的控制极耦合到初始置位信号端，第一极耦合到第一节点（Q），第二极耦合到第一低电平端，第三晶体管（T3）响应初始置位信号（STV）的高电平，将第一节点（Q）的电压耦合至第一低电平（V_SS）。