[发明专利]半导体器件和用于制造半导体器件的方法

权利要求书

1.一种半导体器件，包括：

半导体衬底，其包括具有多边形几何形状的主表面；和

在所述半导体衬底上的主区域内制造的主电路，其中所述主电路可操作用于执行电主要功能，

其中所述主区域在所述半导体衬底的所述主表面上延伸，保留开放在所述半导体衬底的所述主表面的所述多边形几何形状的角处的至少一个角区，其中所述角区在所述角处开始沿着所述半导体衬底的边缘延伸至少300μm。

2.根据权利要求1的半导体器件，其中所述主区域在所述半导体衬底的主表面上延伸，保留开放在所述半导体衬底的所述主表面的所述多边形几何形状的每个角处的角区，其中每个角区在相应的角处开始沿着所述半导体衬底的边缘延伸至少300μm。

3.根据权利要求1的半导体器件，其中所述至少一个角区至少在三角形区上延伸，其中所述至少一个角区的所述角是所述三角形的角并且由所述至少一个角区构成的所述半导体衬底的边缘是所述三角形的边缘。

4.根据权利要求1的半导体器件，进一步包括在所述半导体衬底的所述主表面上的所述至少一个角区内制造的电测试电路，其中所述电测试电路可操作用于能够实现电测试功能。

5.根据权利要求4的半导体器件，其中所述主电路包括至少一个MOSFET结构并且所述电测试电路包括至少一个MOSFET结构，其中所述主电路的所述MOSFET结构和所述电测试电路的所述MOSFET结构是通过相同的制造过程同时可制造的。

6.根据权利要求4的半导体器件，其中所述电测试电路可操作用于能够实现在所述半导体衬底上的所述主电路的器件的导通状态电阻测量。

7.根据权利要求1的半导体器件，进一步包括在所述半导体衬底的所述主表面上的所述至少一个角区内制造的电虚设结构，其中所述电虚设结构的导电结构被电连接到所述半导体衬底或者被电隔离以便在所述半导体器件的操作状态中所述电虚设结构的所述导电结构中的每个分别包括与所述半导体衬底基本相同的电势或者是电浮动的。

8.根据权利要求1的半导体器件，其中在所述半导体衬底上的角区内制造的所有导电结构被电连接到所述半导体衬底或者被电隔离以便在所述半导体器件的操作状态中所述导电结构中的每个分别包括与所述半导体衬底基本相同的电势或者是电浮动的。

9.根据权利要求1的半导体器件，其中所述主区域和所述至少一个角区包括通过使用至少相同的沟槽蚀刻过程可制造的结构。

10.根据权利要求1的半导体器件，其中所述主区域和所述至少一个角区包括通过使用至少相同的沟槽氧化过程可制造的结构。

11.根据权利要求1的半导体器件，其中所述主区域和所述至少一个角区包括通过使用至少相同的多晶硅填充过程可制造的结构。

12.根据权利要求1的半导体器件，其中所述主区域和所述至少一个角区包括至少一个金属层，所述金属层包括相同的金属占有密度，其中容差小于所述主区域的金属占有密度的20%。

13.根据权利要求1的半导体器件，其中所述半导体衬底包括小于120μm的厚度。

14.根据权利要求1的半导体器件，其中所述至少一个角区在超过100000μm²上延伸。

15.根据权利要求1的半导体器件，其中所述至少一个角区在所述角处开始沿着所述半导体衬底的所述边缘延伸至少500μm。

16.根据权利要求1的半导体器件，其中所述主电路在所述半导体衬底上的主区域内被完全制造并且被配置为使用所述半导体衬底作为电极。

17.根据权利要求16的半导体器件，其中所述半导体衬底代表所述主电路的至少一个元件的块体电极或者代表所述主电路的至少一个元件的漏极电极。

18.根据权利要求16的半导体器件，其中所述半导体衬底的所述主表面的相对表面被配置为用作用于所述主电路的至少一个元件的背面接触。

19.根据权利要求1的半导体器件，其中所述主电路包括在所述半导体衬底上制造的所有必要的元件以在操作状态中提供所述半导体器件的完整功能。