[发明专利]一种高精度的模数转换电路系统

说明书

技术领域

本发明涉及信号采集与数据处理领域，具体涉及一种高精度的模数转换电路系统。

背景技术

现代通信系统和测试设备常常需要尽快地将模拟信号数字化，以便在数字域中完成信号处理；因此，通信系统和测试设备需要模数转换电路或模数转换系统对模拟信号进行数字化处理。在模数转换过程中，需要确保转换的精度以及电路运行的稳定性。但是，设计出高精度的模数转换电路很有挑战性，特别是在高中频(IF)的系统中。现有的模数转换电路，其电路抗干扰能力及电路稳定性能较差，且采样与数据处理难以实现同步，从而难以确保AD转换过程中的转换精度。

发明内容

为了克服现有技术中的不足，本发明提供一种高精度的模数转换电路系统，该模数转换电路系统具有抗干扰能力强，电路运行的稳定性好，以及模数转换的精度高等优点。

本发明是通过以下技术方案实现的： 

一种高精度的模数转换电路系统，包括ADC电路、采样保持电路、FPGA控制电路以及时钟电路，还包括步进延时时基模块，所述采样保持电路串联连接于需要进行数字化处理的信号源模块与ADC电路之间，用于采集模拟信号源输入电压在某一时刻的瞬时值，并在ADC电路进行模数转换期间保持输出电压不变，以供模数转换；所述ADC电路与FPGA控制电路，用于进行模数转换，完成数据转换后将数据传输给FPGA控制电路进行处理；所述FPGA控制电路与ADC电路，采样保持电路以及步进延时时基模块均连接，用于控制AD转换过程，对采样保持电路进行控制和数据处理；所述时钟电路与步进延时时基模块连接，用于为模数转换电路系统提供时钟源；所述步进延时时基模块与所述时钟电路连接，且还与所述FPGA控制电路、ADC电路以及所述信号源模块连接，以提供全局时钟和精确的步进延时时钟。

进一步地，所述模数转换电路系统还包括单端转差分电路和/或时钟转换电路，所述单端转差分电路串联连接于ADC电路与采样保持电路之间，用于将所述采样保持电路从信号源模块中采集的单端信号转换为差分信号，并对信号进行放大，以供ADC电路进行模数转换；所述时钟转换电路连接于ADC电路与步进延时时基模块之间，用于将单端时钟信号转换为差分时钟信号，以给ADC电路提供转换时钟信号。

进一步地，所述步进延时时基模块包括依次连接的LVTTL时钟发生模块、LVTTL转LVPECL模块以及可编程步进延时模块；所述LVTTL时钟发生模块与所述时钟电路连接，所述可编程步进延时模块与所述FPGA控制电路、时钟转换电路以及信号源模块均连接。

较佳地，所述可编程步进延时模块包括相互连接的步进延时模块与延时控制模块，所述步进延时模块与延时控制模块均与LVTTL转LVPECL模块连接；所述延时控制模块232与FPGA控制电路11连接并受其控制，所述步进延时模块231与时钟转换电路16、FPGA控制电路11以及信号源模块30均连接。

优选地，所述ADC电路包括有高分辨率的差分AD芯片，其具体型号为AD9244、AD9445、AD7671或AD7677中的一种。

本发明所提供的模数转换电路系统，与现有技术相比，具有的优点有：（1）通过单端转差分电路将单端信号转换为差分信号，同时通过时钟转换电路将单端时钟信号转换为差分时钟信号，可以极大地提高电路抗干扰能力，提高AD转换的精度；（2）采用统一的时钟源，并配备步进延时时基模块，可保证各模块同步有序进行，提高电路运行效率和稳定性。

附图说明

附图1为本发明实施例的电路原理示意框图；

附图2为本发明实施例中所述步进延时时基模块的原理示意框图。

具体实施方式

为了便于本领域技术人员的理解，下面结合附图对本发明作进一步的描述。

如附图1所示，一种高精度的模数转换电路系统，包括模数转换模块10以及步进延时时基模块20，所述模数转换模块10包括FPGA控制电路11，ADC电路12、单端转差分电路15，采样保持电13，时钟电路14以及时钟转换电路16。

所述采样保持电路13，单端转差分电路15以及ADC电路12依次串联连接，所述采样保持电路13与需要进行数字化处理的信号源模块30连接，用于采集模拟信号源输入电压在某一时刻的瞬时值，并在ADC电路12进行模数转换期间保持输出电压不变，以供模数转换；所述单端转差分电路15用于将所述采样保持电路13从信号源模块30中采集的单端信号转换为差分信号，并对信号进行放大，以供ADC电路12进行模数转换。