[发明专利]微处理器以及相关的操作方法

权利要求书

1.一种微处理器，包括：

一指令高速缓冲存储器，用于提供指令数据，其包括加密指令和非加密指令；

一寄存器，具有一位，其中，该微处理器用于设定该位；以及

一提取单元，用于自该指令高速缓冲存储器提取加密指令、并且在执行上述加密指令前解密上述加密指令，以回应该微处理器设定该位的操作；

其中，该微处理器储存该位的数值至一存储器、且接着清除该位，以回应接收到的一中断事件；

其中，该微处理器清除该位后，该提取单元自该指令高速缓冲存储器提取非加密指令、并且不作解密即执行上述非加密指令；

其中，该微处理器自该存储器将先前储存的数值用来修复该寄存器的该位，以回应自中断指令返回的操作；

其中，若判断出该位修复后的值为设定状态，该提取单元会再次开始提取并且解密加密指令，

其中当该中断事件发生时，微处理器的管线中所有待处理的指令会被清空。

2.如权利要求1所述的微处理器，其中，该寄存器的该位为x86架构标志寄存器的一预留位。

3.如权利要求1所述的微处理器，其中：

若该位为设定，为了解密加密指令，该提取单元以一解密密钥对加密指令进行布林异运算；并且

若该位为清除，该提取单元以多位的二进位零值对非加密指令进行布林异运算。

4.如权利要求1所述的微处理器，其中，该微处理器用于执行一系统软件接收执行具有加密指令的一第一程序的一要求，并且，在具有加密指令的一第二程序正由该微处理器执行的状况下，待该第二程序执行完毕后方执行该第一程序。

5.一操作方法，用以操作具有用于提供指令数据的一指令高速缓冲存储器以及一寄存器的一微处理器，其中所述指令数据包括加密指令和非加密指令，该操作方法包括：

令该寄存器的一位为设定，且随后自该指令高速缓冲存储器提取加密指令、并在执行上述加密指令前将上述加密指令解密；

储存该寄存器该位的数值、并接着清除该位，以回应所接收到的一中断事件；

在清除该位后，自该指令高速缓冲存储器提取非加密指令，并且不作解密即执行上述非加密指令；

以先前储存的数值修复该寄存器的该位，以回应自中断指令返回的操作；以及

若判定该位修复后的数值为设定状态，回复上述提取、解密并且执行加密指令的操作，

其中当该中断事件发生时，微处理器的管线中所有待处理的指令会被清空。

6.如权利要求5所述的操作方法，其中该寄存器的该位为x86架构标志寄存器的一预留位。

7.如权利要求5所述的操作方法，其中：

若该位为设定，上述解密加密指令的步骤包括以一解密密钥对加密指令进行布林异运算；以及

若该位为清空，上述不对非加密指令作解密的操作包括以多位的二进位零值对非加密指令作布林异运算。

8.如权利要求5所述的操作方法，还包括：

接收一要求，目的是执行具有加密指令的一第一程序；并且

若该微处理器正在执行具有加密指令的一第二程序，则等待直至该第二程序执行完毕后方执行该第一程序。