[发明专利]用于均衡器适配的装置和方法

说明书

一个实施例涉及用于数据链路的均衡器电路。该均衡器电路包括连续时间线性均衡器、第一电路回路和第二电路回路。该连续时间线性均衡器接收被接收的信号，并且输出被均衡的信号。第一电路回路确定第一平均信号幅度。第一平均信号幅度可以是被均衡的信号的平均信号幅度。第二电路回路确定第二平均信号幅度。第二平均信号幅度可以是被均衡的信号的高频部分的平均信号幅度。其他实施例和特征也被公开。

技术领域

本发明总体上涉及数据通信。更具体地，本发明涉及用于数据通信的均衡电路。

背景技术

高速数据链路被用于在系统中在设备之间传递数据。已经针对用于这样的高速链路的越来越快的数据速率开发了串行接口协议。用于串行接口的工业标准协议的示例包括（快速外设部件互连总线）、XAUI（X连接单元接口）、sRIO（串行快速IO）等。

传统的均衡技术包括连续时间线性均衡（CTLE）。由于高速数据链路的操作速度增加到每秒数十千兆比特（Gbps）或者更高的速率，为了补偿高频信号的损失，诸如判决反馈均衡（DFE）的复杂的均衡器方案已经被更广泛地使用。然而，这种复杂的技术通常需要消耗大量功率的电路，并且在满足各种类型的应用方面可能不那么灵活。

非常期望改善数据通信。特别是，非常期望改善均衡技术以支持高速数据通信。

发明内容

一个实施例涉及用于数据链路的均衡器电路。该均衡器电路包括连续时间线性均衡器、第一电路回路和第二电路回路。连续时间线性均衡器接收被接收的信号，并且输出被均衡的信号。第一电路回路确定第一平均信号幅度。第一平均信号幅度可以是被均衡的信号的平均信号幅度。第二电路回路确定第二平均信号幅度。第二平均信号幅度可以是该被均衡的信号高频部分的平均信号幅度。

另一个实施例涉及用于数据链路的均衡器电路。该均衡器电路包括用于接收被接收的信号并且输出被均衡的信号的连续时间线性均衡器，，并且进一步包括数据感测放大器锁存器，该数据感测放大器锁存器使用时钟信号锁存被均衡的信号并且输出数据信号。均衡器电路进一步包括误差感测放大器锁存器，该误差感测放大器锁存器比较被均衡的信号和参考电压信号之间的幅度，并且如果被均衡的信号的幅度大于参考电压信号的幅度，则以正数差状态输出误差信号，否则以负数差状态输出误差信号。第一控制电路接收被均衡的信号，并且确定第一平均信号幅度以控制参考电平信号。第二控制电路接收被均衡的信号，并且确定第二平均信号幅度以控制连续时间线性均衡器。第一平均信号幅度包括被均衡的信号中第一数据模式集合的平均信号幅度，并且第二平均信号幅度包括被均衡的信号中第二数据模式集合的平均信号幅度。

另一个实施例涉及接收机均衡的方法。被接收的信号由连续时间线性均衡器所接收，该连续时间线性均衡器输出被均衡的信号。被均衡的信号由输出数据信号的数据感测放大器锁存器锁存。被均衡的信号和参考电压信号之间的幅度由误差感测放大器锁存器进行比较，如果被均衡的信号的幅度大于参考电压信号的幅度，该误差感测放大器锁存器以正数差状态输出误差信号，否则以负数差状态输出误差信号。第一平均信号幅度被确定以控制参考电平信号。第二平均信号幅度被确定来控制连续时间线性均衡器。第一平均信号幅度包括被均衡的信号中第一数据模式集合的平均信号幅度，并且第二平均信号幅度包括被均衡的信号中第二数据模式集合的平均信号幅度。

其他实施例和特征也被公开。

附图说明

图1是根据本发明的一个实施例用于均衡器适配的电路的方框图，

图2是根据本发明的一个实施例使用图1的电路的均衡器适配方法的流程图，

图3是根据本发明的一个实施例用于均衡器适配的替代电路的方框图，

图4是根据本发明的一个实施例使用图3的电路的均衡器适配方法的流程图，

图5是根据本发明的一个实施例用于同时使用CTLE和DFE的均衡器的适配的电路的方框图，