[发明专利]利用耗尽P-屏蔽的低输出电容的高频开关MOSFET

权利要求书

1.一种用于制备MOSFET器件的方法，其特征在于，包括：

a)在第一导电类型的半导体衬底顶面上方，制备一个硬掩膜，其中硬掩膜包括第一和第二绝缘层，其中第二绝缘层抵抗刻蚀第一绝缘层的第一次刻蚀工艺，第一绝缘层可以抵抗刻蚀第二绝缘层的第二次刻蚀工艺；

b)通过硬掩膜中的开口，刻蚀半导体衬底，以便在半导体衬底中形成多个沟槽，其中沟槽包括沟槽顶部和沟槽底部；

c)用第一厚度T1的顶部绝缘层内衬沟槽顶部，用第二厚度T2的底部绝缘层内衬沟槽底部，其中T2大于T1；

d)在沟槽中沉积导电材料，形成多个栅极电极；

e)在栅极电极上方制备绝缘栅极盖至少达到硬掩膜第二绝缘层的水平处，其中绝缘栅极盖由可以被第一次刻蚀工艺刻蚀，同时抵抗第二次刻蚀工艺的材料制成；

f)利用第一次刻蚀工艺，除去硬掩膜的第一绝缘层，保留与沟槽对准的绝缘栅极盖，绝缘栅极盖突出至硬掩膜第二绝缘层的上方；

g)在衬底顶部，制备一个本体层，其中本体层为与第一导电类型相反的第二导电类型；

h)制备一个第二导电类型的耗尽屏蔽区，在半导体衬底的深处，至少部分在沟槽底面以下，其中耗尽屏蔽区电连接到本体层；

i)在硬掩膜的第二绝缘层和绝缘栅极盖上方，制备一个绝缘垫片层；

j)在绝缘垫片层上方，制备一个导电或半导体垫片层，并且各向异性地刻蚀导电或半导体垫片层和绝缘垫片层，保留沿着绝缘栅极盖侧壁的那部分导电或绝缘垫片层和绝缘垫片层，作为导电或半导体垫片和绝缘垫片；并且

k)利用导电或半导体垫片作为自对准掩膜，在半导体衬底中形成开口，用于源极接触。

2.权利要求1所述的方法，其特征在于，一个或多个耗尽屏蔽区穿过衬底延伸到第一导电类型的漏极区中，漏极区形成在衬底底部。

3.权利要求1所述的方法，其特征在于，一个或多个耗尽屏蔽区完全形成在沟槽底面以下。

4.权利要求1所述的方法，其特征在于，耗尽屏蔽区和本体层之间的连接建立在器件的一个主平面中。

5.权利要求1所述的方法，其特征在于，耗尽屏蔽区和本体层之间的连接建立在器件的二次平面中，其中器件的二次平面和器件的主平面正交。

6.权利要求5所述的方法，其特征在于，一部分耗尽屏蔽区未连接到本体层，其中配置一部分衬底，将耗尽屏蔽区未连接到本体层的部分与耗尽屏蔽区连接到本体层的部分隔开，以便将沟槽附近第一导电类型的外延区，连接到衬底底部第一导电类型的漏极区。

7.权利要求6所述的方法，其特征在于，耗尽屏蔽区的未连接到本体层的部分继续延伸到主平面中的两个或多个沟槽以下，与外延区连接到漏极区的部分衬底形成正交的超级结结构。

8.权利要求1所述的方法，其特征在于，制备多个沟槽包括穿过硬掩膜和衬底中的开口刻蚀，

形成沟槽的顶部；沿沟槽顶部的侧壁和底面生长一个顶部绝缘层，并且沿侧壁在顶部绝缘层上制备垫片；将垫片作为掩膜，刻蚀沉积在沟槽顶部底面上的绝缘层，以及沟槽顶部下方的衬底，形成沟槽的底部；沿沟槽底部的侧壁和底面，生长底部绝缘层；并且除去垫片。

9.权利要求1所述的方法，其特征在于，制备多个沟槽包括穿过硬掩膜和衬底中的开口刻蚀，形成沟槽的顶部和底部；沿沟槽顶部和底部的侧壁和底面生长一个底部绝缘层；用第一部分导电材料填充沟槽底部；从沟槽顶部除去底部绝缘层；沿沟槽顶部侧壁以及沿沟槽底部中导电材料的顶面，生长顶部绝缘层；利用第二部分导电材料在顶部绝缘层上沿侧壁形成垫片；并且从沟槽底部中导电材料的顶面上刻蚀掉顶部绝缘层。

10.权利要求1所述的方法，其特征在于，还包括：在衬底顶部，制备一个第一导电类型的源极区。

11.权利要求1所述的方法，其特征在于，在衬底中制备多个沟槽还包括制备一个或多个栅极拾取沟槽，其中在沟槽中沉积导电材料还包括在栅极拾取沟槽中沉积导电材料，以形成栅极拾取电极。

12.权利要求11所述的方法，其特征在于，一个或多个栅极拾取沟槽形成在第二导电类型的掺杂槽中，掺杂槽形成在半导体衬底中。