[发明专利]集成电路组件及其制造方法

权利要求书

1.一种集成电路组件，其特征在于，包含：

一半导体基材；

一栅极堆叠，位于所述半导体基材上方；

另一栅极堆叠，位于所述半导体基材上方；

多个间隙壁，位于所述栅极堆叠的多个侧壁上；

一轻掺杂源极与漏极区，位于所述半导体基材中，且所述轻掺杂源极与漏极区位于所述栅极堆叠的两侧；

另一轻掺杂源极与漏极区，位于所述半导体基材中且邻设于所述另一栅极堆叠；

一磊晶成长源极与漏极区，位于所述半导体基材中，所述磊晶成长源极与漏极区位于所述栅极结构的两侧，且部分位于所述间隙壁的下方，

其中所述磊晶成长源极与漏极区中的磊晶源极区与磊晶漏极区均由朝一第一方向的所述半导体基材的一第一刻面与一第二刻面、以及朝一第二方向的所述半导体基材的一第三刻面所定义出；以及

一抬升的磊晶成长源极与漏极区，位于所述半导体基材中，所述抬升的磊晶成长源极与漏极区形成于所述另一轻掺杂源极与漏极区的上方。

2.根据权利要求1所述的集成电路组件，其特征在于，所述半导体基材的一上表面从所述栅极堆叠的所述侧壁的一者延伸一距离至所述磊晶成长源极与漏极区，所述距离为1nm至3nm。

3.根据权利要求1所述的集成电路组件，其特征在于，包含介于所述半导体基材的一上表面与所述第一刻面和所述第二刻面的一交点之间的一距离，所述距离为5nm至10nm。

4.根据权利要求1所述的集成电路组件，其特征在于，所述第一刻面与所述第二刻面是位于所述半导体基材的一{111}结晶面中，且所述第三刻面是位于所述半导体基材的一{100}结晶面中。

5.根据权利要求1所述的集成电路组件，其特征在于，所述间隙壁包含偏移间隙壁位于所述栅极堆叠的多个侧壁上，以及主间隙壁设于所述偏移间隙壁上。

6.一种集成电路组件，其特征在于，包含：

一半导体基材；

一浅沟渠隔离结构，位于所述半导体基材之中，以将所述半导体基材电性隔离为数个组件区；

一栅极结构，位于所述半导体基材上方,所述栅极结构包含一栅极堆叠以及多个间隙壁，邻设于所述栅极堆叠的侧壁上；

另一栅极结构，位于所述半导体基材上方；

一轻掺杂源极与漏极区，位于所述半导体基材中，且所述轻掺杂源极与漏极区位于所述栅极结构的两侧；

另一轻掺杂源极与漏极区，位于所述半导体基材中且位于所述另一栅极结构的两侧，其中所述另一轻掺杂源极与漏极区由所述另一栅极结构延伸至所述浅沟渠隔离结构；以及

一磊晶成长源极与漏极区，位于所述半导体基材中，所述磊晶成长源极与漏极区位于所述栅极结构的两侧，其中所述磊晶成长源极与漏极区中的磊晶源极区与磊晶漏极区均由朝一第一方向的所述半导体基材的一第一刻面与一第二刻面、以及朝一第二方向的所述半导体基材的一第三刻面所定义出。

7.根据权利要求6所述的集成电路组件，其特征在于，所述半导体基材的一上表面从所述栅极堆叠的所述侧壁的一者延伸一距离至所述磊晶成长源极与漏极区，所述距离为1nm至3nm。

8.根据权利要求6所述的集成电路组件，其特征在于，包含介于所述半导体基材的一上表面与所述第一刻面和所述第二刻面的一交点之间的一距离，所述距离为5nm至10nm。

9.根据权利要求6所述的集成电路组件，其特征在于，所述第一刻面与所述第二刻面是位于所述半导体基材的一{111}结晶面中，且所述第三刻面是位于所述半导体基材的一{100}结晶面中。

10.根据权利要求6所述的集成电路组件，其特征在于，所述间隙壁包含偏移间隙壁邻设于所述栅极堆叠的侧壁上，以及主间隙壁设于所述偏移间隙壁上。