[发明专利]抗单粒子翻转和单粒子瞬态的可置位D触发器有效
| 申请号: | 201310671683.9 | 申请日: | 2013-12-11 |
| 公开(公告)号: | CN103825581A | 公开(公告)日: | 2014-05-28 |
| 发明(设计)人: | 梁斌;万鸿;姚龙;陈书明;郭阳;李振涛;孙永节;池雅庆;陈建军;刘祥远 | 申请(专利权)人: | 中国人民解放军国防科学技术大学 |
| 主分类号: | H03K3/3562 | 分类号: | H03K3/3562 |
| 代理公司: | 国防科技大学专利服务中心 43202 | 代理人: | 郭敏 |
| 地址: | 410073 湖*** | 国省代码: | 湖南;43 |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | 粒子 翻转 瞬态 可置位 触发器 | ||
1.抗单粒子翻转和单粒子瞬态的可置位D触发器,包括时钟电路、主锁存器、从锁存器、输出缓冲电路,其特征在于抗单粒子翻转和单粒子瞬态的可置位D触发器还包括缓冲器电路、置位缓冲电路;主锁存器和从锁存器均为冗余加固的锁存器;主锁存器和从锁存器前后串联,并均与时钟电路和置位缓冲电路连接;主锁存器还与缓冲器电路相连,从锁存器还与输出缓冲电路相连;有三个输入端和一个输出端;三个输入端分别是时钟信号输入端CK、数据信号输入端D和置位信号输入端SN;输出端是Q。
2.如权利要求1所述的抗单粒子翻转和单粒子瞬态的可置位D触发器,其特征在于所述时钟电路有一个输入端和四个输出端,输入端为CK,输出端为c1、c2、cn1、cn2;时钟电路由十二个PMOS和十四个NMOS组成,电路中所有PMOS管的衬底连接电源VDD,所有NMOS管的衬底接地VSS;第四十五PMOS管的栅极Pg45连接CK,漏极Pd45连接第四十五NMOS管的漏极Nd45,源极Ps45连接电源VDD;第四十六PMOS管的栅极Pg46连接第四十五PMOS管的漏极Pd45,漏极Pd46连接第四十六NMOS管的漏极Nd46,源极Ps46连接电源VDD;第四十七PMOS管的栅极Pg47连接第四十六PMOS管的漏极Pd46,漏极Pd47连接第四十七NMOS管的漏极Nd47,源极Ps47连接电源VDD;第四十八PMOS管的栅极Pg48连接第四十七PMOS管的漏极Pd47,漏极Pd48连接第四十八NMOS管的漏极Nd48,源极Ps48连接电源VDD;第四十九PMOS管的栅极Pg49连接CK,漏极Pd49连接第五十PMOS管的源极Ps50,源极Ps49连接VDD;第五十PMOS管的栅极Pg50连接第四十八PMOS管的漏极Pd48,漏极Pd50连接第四十九NMOS管的漏极Nd49,并作为时钟电路的一个输出端cn1;第五十一PMOS管的栅极Pg51连接CK,漏极Pd51连接第五十二PMOS管的源极Ps52,源极Ps51连接VDD;第五十二PMOS管的栅极Pg52连接第四十八PMOS管的漏极Pd48,漏极Pd52连接第五十一NMOS管的漏极Nd51,并作为时钟电路的一个输出端cn2;第五十三PMOS管的栅极Pg53作为时钟电路的一个输出端c1,漏极Pd53连接第五十PMOS管的漏极Pd50,源极Ps53连接VDD;第五十四PMOS管的栅极Pg54连接第五十五NMOS管的栅极Ng55并作为时钟电路的一个输出端c2,漏极Pd54连接第五十五NMOS管的漏极Nd55并作为时钟电路的一个输出端cn2,源极Ps54连接VDD;第五十五PMOS管的栅极Pg55连接输出端cn1,漏极Pd55连接输出端c1,源极Ps55连接VDD;第五十六PMOS管的栅极Pg56连接输出端cn2,漏极Pd56连接输出端c2,源极Ps56连接VDD;第四十五NMOS管的栅极Ng45连接CK,漏极Nd45连接第四十五PMOS管的漏极Pd45;第四十六NMOS管的栅极Ng46连接第四十五NMOS管的漏极Nd45,漏极Nd46连接第四十六PMOS管的漏极Pd46,源极Ns46连接VSS;第四十七NMOS管的栅极Ng47连接第四十六NMOS管的漏极Nd46,漏极Nd47连接第四十七PMOS管的漏极Pd47,源极Ns47连接VSS;第四十八NMOS管的栅极Ng48连接第四十七NMOS管的漏极Nd47,漏极Nd48连接第四十八PMOS管的漏极Pd48,源极Ns48连接VSS;第四十九NMOS管的栅极Ng49连接第四十八NMOS管的漏极Nd48,源极Ns49连接第五十NMOS管的漏极Nd50,漏极连接cn1;第五十NMOS管的栅极Ng50连接CK,漏极Nd50连接第四十九NMOS管的源极Ns49,源极Ns50连接VSS;第五十一NMOS管的栅极Ng51连接第四十八NMOS管的漏极Nd48,源极Ns51连接第五十二NMOS管的漏极Nd52,漏极连接cn2;第五十二NMOS管的栅极Ng52连接CK,漏极Nd52连接第五十一NMOS管的源极Ns51,源极Ns52连接VSS;第五十三NMOS管的栅极Ng53连接输出端c1,漏极Nd53连接输出端cn1,源极Ns53连接第五十四NMOS管的漏极Nd54;第五十四NMOS管的栅极Ng54连接输出端c1,漏极Nd54连接第五十三NMOS管源极Ns53,源极Ns54连接VSS;第五十五NMOS管的栅极Ng55连接输出端c2,漏极Nd55连接输出端cn2,源极Ns55连接第五十六NMOS管漏极Nd56;第五十六NMOS管的栅极Ng56连接输出端c2,漏极Nd56连接第五十五NMOS管源极Ns55,源极Ns56连接VSS;第五十七NMOS管的栅极Ng57连接输出端cn1,漏极Nd57连接输出端c1,源极Ns57连接VSS;第五十八NMOS管的栅极Ng58连接输出端cn2,漏极Nd58连接输出端c2,源极Ns58连接VSS。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中国人民解放军国防科学技术大学,未经中国人民解放军国防科学技术大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201310671683.9/1.html,转载请声明来源钻瓜专利网。





