[发明专利]集成电路及其数据处理方法、解码器、存储器

说明书

本申请要求于2012年12月7日提交到美国专利商标局的第61/734,621号美国临时专利申请和2013年3月15日提交到韩国知识产权局的第10-2013-0028313号韩国专利申请的优先权，它们的公开通过引用全部包含于此。

技术领域

示例性实施例涉及一种集成电路，更具体讲，涉及一种包括在不同的电压域中被驱动的电路的集成电路。

背景技术

集成电路的功耗涉及施加到集成电路的电源电压。由集成电路消耗的功率取决于电源电压相对于地电压的电平。通常，可通过减小电源电压的电平来减小功耗。然而，减小电源电压的电平存在局限。例如，当电源电压被减小到等于或低于特定电压的电平时，会减小包括在集成电路中的存储装置（诸如静态随机存取存储器（SRAM））的稳定性并会降低存储装置的读取和/或写入性能。因此，存在即使在为了减小功耗而将集成电路的电源电压的电平设置为低于存储装置的工作电压的电平时，也可保证存储装置的性能的集成电路的需求。

发明内容

示例性实施例提供一种包括在不同的电压域中被驱动的电路的集成电路。

根据示例性实施例的一方面，提供了一种集成电路，包括由第一电源电压驱动的第一电路区域，以及由具有与第一电源电压不同的第二电源电压驱动的第二电路区域，所述集成电路包括构造为从第一电路区域接收至少一个信号的接口电路，其中，接口电路被构造为响应于第二电路区域的输出信号以第二电源电压电平被供电，并产生第二电路区域的输出信号，输出信号具有移位至第二电源电压电平的电平。

根据示例性实施例的另一方面，提供一种连接在第一电压域与第二电压域之间的接口电路，所述接口电路包括：第一PMOS晶体管，连接到与第一电源电压不同的第二电源电压，并被构造为由输出信号控制；第二PMOS晶体管，连接在第一PMOS晶体管与第一节点之间，并被构造为由第一电源电压电平的输入信号控制；第三PMOS晶体管，连接到第二电源电压，并被构造为由时钟信号控制；第一NMOS晶体管和第二NMOS晶体管串联连接在第一节点与地电压之间，并被分别构造为由输入信号和时钟信号控制；反相器，连接到第一节点并被构造为根据第一节点的信号输出输出信号，其中，第一电源电压与第一电压域对应，第二电源电压与第二电源域对应。

根据示例性实施例的另一方面，提供了一种集成电路，包括：逻辑电路，被构造为由具有第一电源电压电平的第一电源电压驱动；存储电路，被构造为由具有与第一电源电压电平不同的第二电源电压电平的第二电源电压驱动，存储电路包括被构造为与逻辑电路进行接口连接的电路，其中，所述电路被构造为响应于所述电路的输出信号以第二电源电压电平被供电，并被构造为将从逻辑电路接收的具有第一电源电压电平的信号的电平移位至第二电源电压电平。

根据示例性实施例的另一方面，提供了一种操作方法，包括：利用第一电源电压驱动第一电路区域；利用与第一电源电压不同的第二电源电压驱动第二电路区域；在第一电路区域产生具有第一电源电压电平的信号；响应于第二电路区域中的信号移位所述信号的电平，其中，响应于输出信号以第二电源电压电平向第二电路区域供电。

根据示例性实施例的另一方面，提供了一种解码器，包括：逻辑门，被构造为将具有第一电源电压电平的多个第一输入信号进行编码并在第一输出节点产生第一输出信号，第一输出信号具有与第一电源电压电平不同的第二电源电压电平；反相器，被构造为将第一输出信号进行反转并在第二电源电压电平产生第二输出信号，其中，解码器被构造为接收第一时钟信号，该第一时钟信号被构造为控制在第一时钟信号的第一逻辑电平对输出节点进行预充电并在第一时钟信号的第二逻辑电平估计输出节点，其中，在逻辑门接收第二输出信号。

根据示例性实施例的另一方面，提供了一种存储器，包括：地址解码器，被构造为以第一电源电压电平对多个地址输入信号进行解码并以与第一电源电压电平不同的第二电源电压电平在输出节点产生第一地址解码信号；反相器，被构造为对第一地址解码信号进行反转并以第一电源电压电平产生第二地址解码信号，其中，存储器被构造为接收第一时钟信号，该第一时钟信号被构造为控制在第一时钟信号的第一相位对输出节点进行预充电并在第一时钟信号的第二相位估计输出节点，其中，在逻辑门接收第二输出信号。