[发明专利]射频LDMOS器件及制造方法

说明书

本发明公开了一种射频LDMOS器件，硅外延层由依次形成于硅衬底表面的第一硅外延层、第二硅外延层和第三硅外延层叠加而成；漂移区和沟道区都形成在第三硅外延层中，第二硅外延层形成在漂移区和沟道区的底部，通过第二硅外延层的掺杂浓度大于第一和三硅外延层的掺杂浓度。通过调节第三硅外延层的掺杂浓度调节器件的导通电阻以及漏端结击穿电压，第二硅外延层形成一体内RESURF结构并用于降低漂移区的表面电场、减少热载流子效应、提高所述射频LDMOS器件的可靠性；第一硅外延层能使漏端结击穿电压维持或提高。本发明公开了一种射频LDMOS器件的制造方法。本发明能降低器件的源漏寄生电容，减少源漏导通电阻，增加驱动电流，提高器件的射频特性。

技术领域

本发明涉及半导体集成电路制造领域，特别是涉及一种射频LDMOS器件；本发明还涉及一种射频LDMOS器件的制造方法。

背景技术

射频横向场效应晶体管（RF LDMOS）是应用于射频基站和广播站的常用器件。高击穿电压、低源漏导通电阻（RDSON）和低源漏寄生电容（Coss）是RF LDMOS所必须具备的器件特性。如图1所示，是现有射频LDMOS器件的结构示意图，以N型器件为例，现有射频LDMOS器件包括：P型重掺杂即P+掺杂的硅衬底101，硅衬底101的掺杂浓度大于1e20cm^-3；P型轻掺杂的硅外延层102，硅外延层102的掺杂浓度和厚度取决于器件的漏端工作电压，漏端工作电压越高，硅外延层102掺杂越低、厚度越厚；N型漂移区103，形成于硅外延层102中；P型掺杂的沟道区104，沟道区104和漂移区103在横向上相邻接；栅介质层107和多晶硅栅108；N型重掺杂即N+掺杂的源区105、漏区106；在源区105、漏区106和多晶硅栅108的表面形成有金属硅化物112；屏蔽介质层109和法拉第屏蔽层（G-shield）110，覆盖在多晶硅栅108的漏端的侧面和顶面上；深接触孔111，由填充于深槽中的金属如钨组成，深槽穿过源区105、沟道区104和硅外延层102并进入到硅衬底101中，深接触孔111将源区105、沟道区104、硅外延层102和硅衬底101电连接。

为了最大可能地减小器件的导通电阻和增加器件的驱动电流，需尽可能地增加漂移区103的掺杂浓度，而高击穿电压和低寄生电容又要求漂移区103的浓度不能太高。现有RF LDMOS器件采用金属法拉第屏蔽层110，金属法拉第屏蔽层110放置在沟道端的部分漂移区103上形成一表面RESURF(Reduced Surface Field，降低表面电场)结构，利用金属法拉第屏蔽层110产生的RESURF效应，降低表面电场，提高器件可靠性。但单靠G-shield很难将RF LDMOS器件的漂移区103浓度提高到很高水平，因为多晶硅栅108边缘的表面电场依然较强，较容易发生热载流子效应。

发明内容

本发明所要解决的技术问题是提供一种射频LDMOS器件，能降低器件的源漏寄生电容，减少源漏导通电阻，增加驱动电流，提高器件的射频特性。为此，本发明还提供一种射频LDMOS器件的制造方法。

为解决上述技术问题，本发明提供的射频LDMOS器件包括：

第一导电类型重掺杂的硅衬底。

第一导电类型掺杂的硅外延层，所述硅外延层由依次形成于所述硅衬底表面的第一硅外延层、第二硅外延层和第三硅外延层叠加而成。

漂移区，由形成于所述第三硅外延层的选定区域中的第二导电类型离子注入区组成，所述漂移区的顶部表面和所述第三硅外延层的顶部表面相平、所述漂移区的深度小于所述第三硅外延层的厚度。

沟道区，由形成于所述第三硅外延层的选定区域中的第一导电类型离子注入区组成，所述沟道区和所述漂移区在横向上相邻接，所述沟道区的顶部表面和所述第三硅外延层的顶部表面相平、所述沟道区的深度小于等于所述漂移区的深度。