[发明专利]VDMOS场效应晶体管及其形成方法在审
| 申请号: | 201310655132.3 | 申请日: | 2013-12-05 |
| 公开(公告)号: | CN104701172A | 公开(公告)日: | 2015-06-10 |
| 发明(设计)人: | 刘丽;王刚宁;冯喆韻;唐凌 | 申请(专利权)人: | 中芯国际集成电路制造(上海)有限公司 |
| 主分类号: | H01L21/336 | 分类号: | H01L21/336;H01L29/78;H01L29/10 |
| 代理公司: | 北京集佳知识产权代理有限公司 11227 | 代理人: | 骆苏华 |
| 地址: | 201203 *** | 国省代码: | 上海;31 |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | vdmos 场效应 晶体管 及其 形成 方法 | ||
技术领域
本发明涉及半导体技术领域,特别涉及VDMOS场效应晶体管及其形成方法。
背景技术
垂直双扩散金属氧化物半导体(Vertical Double-diffused Metal-Oxide Semiconductor,VDMOS)场效应晶体管作为功率器件的一种,由于其具有高输入阻抗和低导通压降的优点而被广泛应用。
参照图1,现有的VDMOS场效应晶体管包括:
具有N+掺杂的基底1,基底1包括正面S1和背面S2;
位于基底1正面S1的具有N+掺杂的外延层2;
位于外延层2上的栅介质层3和位于栅介质层3上的栅极4;
位于栅极4周围外延层2中的P阱区5和位于P阱区5中的源极6,源极6靠近栅极4,P阱区5部分伸入至栅介质层3下;
位于基底1背面S2的漏极7。
继续参照图1,VDMOS场效应晶体管在工作时,在栅极4和源极6之间施加启动电压,源极6与栅介质层3下的P阱区部分之间导通形成沟道区,电子由源极6沿平行于基底1的正面S1方向流向沟道区;在源极6和漏极7之间施加工作电压,沟道区中的电子沿垂直于基底1的正面S1方向流向漏极7,在源极6和漏极7之间形成电流。
但是,参照图1,形成外延层2的外延生长工艺复杂,且成本较高。
发明内容
本发明解决的问题是,现有VDMOS场效应晶体管中的外延层生长工艺复杂,且成本较高。
为解决上述问题,本发明提供一种VDMOS场效应晶体管的形成方法,该VDMOS场效应晶体管的形成方法包括:
提供具有第一类型掺杂的基底;
在所述基底中形成第一沟槽和第二沟槽;
在所述第一沟槽侧壁形成第一绝缘层,和在所述第二沟槽侧壁形成第二绝缘层;
在所述第一沟槽中填充满具有第二类型掺杂的第一多晶硅层,和在所述第二沟槽中填充满具有第二类型掺杂的第二多晶硅层,所述第二类型掺杂和第一类型掺杂相反;
在所述第一多晶硅层下的基底中形成具有第二类型掺杂的第一掩埋层,和在所述第二多晶硅层下的基底中形成具有第二类型掺杂的第二掩埋层,所述第一掩埋层和第一多晶硅层接触,所述第一掩埋层和第二掩埋层接触,所述第二掩埋层和第二多晶硅层接触;
对所述第一多晶硅层和第二多晶硅层之间的基底部分进行第二类型掺杂,形成第一阱区;
在所述第一阱区形成具有第一类型掺杂的第二阱区,所述第二阱区为第一阱区所包围;
在所述第二阱区和第一多晶硅层之间形成第一栅极,所述第二阱区部分伸入至第一栅极下;
在所述第一栅极一侧的第二阱区中形成第一源极,和在所述第一多晶硅层上表面形成第一漏极。
可选地,使用推阱工艺,所述第一多晶硅层中掺杂的第二类型杂质在基底中扩散形成第一掩埋层,所述第二多晶硅层中掺杂的第二类型掺杂在基底中扩散形成第二掩埋层。
可选地,在所述第一栅极一侧的第二阱区中形成第一源极之前或之后,在所述第二阱区中形成具有第一类型掺杂的接触区;
所述第一源极位于所述接触区和第一栅极之间,且所述第一源极和接触区接触。
可选地,还包括:
在所述第二多晶硅层和第二阱区之间形成第二栅极,所述第二阱区部分伸入至第二栅极下;
在所述第二栅极一侧的第二阱区中形成第二源极,和在所述第二多晶硅层上表面形成第二漏极。
可选地,在形成所述第一源极和第二源极之前或之后,在所述第二阱区中形成具有第一类型掺杂的隔离区;
所述接触区位于所述第一源极和第二源极之间,且所述隔离区和相邻的第一源极、第二源极接触。
可选地,在形成所述第一绝缘层、第二绝缘层之前,对所述第一沟槽侧壁和第二沟槽侧壁进行离子注入,在所述第一沟槽侧壁和第二沟槽侧壁中形成具有第二类型掺杂的掺杂区;
所述掺杂区和第一掩埋层、第二掩埋层接触。
可选地,在形成所述第一栅极和第二栅极之前,在所述第一阱区的基底中形成第一隔离结构和第二隔离结构;
所述第一栅极位于所述第一隔离结构和第二阱区之间的第一阱区上,所述第二栅极位于所述第二隔离结构和第二阱区之间的第一阱区上。
可选地,所述第一沟槽和第二沟槽为同一环形沟槽,所述第一多晶硅层和第二多晶硅层为同一环形多晶硅层,所述第一掩埋层和第二掩埋层为同一平面掩埋层,靠近所述第一阱区的第一绝缘层和第二绝缘层为同一第一环形绝缘层,远离所述第一阱区的第一绝缘层和第二绝缘层为同一第二环形绝缘层。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造(上海)有限公司;,未经中芯国际集成电路制造(上海)有限公司;许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201310655132.3/2.html,转载请声明来源钻瓜专利网。
- 上一篇:用于形成半导体器件的方法
- 下一篇:盖革-缪勒计数管及放射线计测器
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造





