[发明专利]内存访问方法和内存访问装置

说明书

技术领域

本发明实施例涉及通信技术，尤其涉及一种内存访问方法和内存访问装置。

背景技术

随着计算机科技技术的不断发展，在信息产业的发展过程中，多个CPU可以访问同一个内存。

在现有技术中，通过并行总线的方式实现CPU对内存的访问，该并行总线包括数据总线，命令总线和地址总线。在多个CPU同时访问一个内存或是访问多个内存时，为了避免产生冲突，可以分时的在总线上发送访问信息。

然而，现有技术无法实现多个CPU在同一时刻对同一片内存的访问，其中，该同一片内存为使用同一总线与CPU连接的内存。

发明内容

本发明实施例提供一种内存访问方法和内存访问装置，用以解决多个CPU无法在同一时刻对同一片内存的访问。

第一个方面，本发明实施例提供一种内存访问方法，包括：

确定CPU访问内存的信息；

采用第一频率向所述内存发送访问信息，所述访问信息为访问所述内存的信息，所述第一频率与同一时刻其他CPU发送访问信息的频率不同。

在第一种可能的实现方式中，所述确定CPU访问内存的信息之前，还包括：

所述内存控制器接收所述CPU发送的所述访问信息，所述访问信息携带内存标识和通道标识，所述通道标识为从所述CPU到所述内存控制器之间通道的标识，所述内存标识为所述CPU访问内存的标识；

所述确定CPU访问内存的信息，包括：

所述内存控制器根据所述访问内存的信息，获取内存标识和通道标识；

所述采用第一频率向所述内存发送访问信息，包括：

所述内存控制器根据所述内存标识和所述通道标识，确定发送所述访问信息的所述第一频率；

所述内存控制器采用所述第一频率向所述内存标识所指示的内存发送所述访问信息。

结合第一个方面或是第一个方面的第一种可能的实现方式，在第二种可能的实现方式中，所述采用第一频率向所述内存发送访问信息，还包括：

所述内存控制器根据所述第一频率，将特征向量段增加在所述访问信息的前段，所述特征向量用以标识所述访问信息访问内存的地址信息。

在第一种可能的实现方式中，所述确定CPU访问内存的信息，包括：

所述CPU确定自身访问内存的信息；

所述采用第一频率向所述内存发送访问信息，包括：

所述CPU采用第一频率向所述内存发送所述访问信息，所述第一频率与同一时刻其他CPU发送访问信息的频率不同。

第二个方面，本发明实施例提供一种内存访问装置，包括：

处理模块，用于确定CPU访问内存的信息；

发送模块，用于采用第一频率向所述内存发送访问信息，所述访问信息为访问所述内存的信息，所述第一频率与同一时刻其他CPU发送访问信息的频率不同。

在第一种可能的实现方式中，还包括：接收模块；

所述接收模块，用于接收所述CPU发送的所述访问信息，所述访问信息携带内存标识和通道标识，所述通道标识为从所述CPU到所述内存控制器之间通道的标识，所述内存标识为所述CPU访问内存的标识；

所述处理模块，还用于根据所述访问内存的信息，获取内存标识和通道标识；根据所述内存标识和所述通道标识，确定发送所述访问信息的所述第一频率；

所述发送模块，具体用于采用所述第一频率向所述内存标识所指示的内存发送所述访问信息。

结合第一个方面或是第一个方面的第一种可能的实现方式，在第二种可能的实现方式中，所述处理模块，还用于根据所述第一频率，将特征向量段增加在所述访问信息的前段，所述特征向量用以标识所述访问信息访问内存的地址信息。

本发明实施例提供的内存访问方法和内存访问装置，通过确定CPU访问内存的信息，接着，采用第一频率向内存发送访问信息，其中，访问信息为访问内存的信息，第一频率与其他CPU发送访问信息的频率不同，实现了对CPU到内存之间共享信道的频分复用，从而实现了CPU在同一时刻对多个内存的访问。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1为本发明实施例的一种内存访问方法的流程图；

图2为本发明实施例的另一种内存访问方法的流程图；