[发明专利]一种SRAM的读取、缓存电路和方法

说明书

技术领域

本发明涉及半导体技术领域，尤其涉及一种SRAM的读取、缓存电路和方法。

背景技术

闪存（Flash Memory）是一种长寿命的非易失性（在断电情况下仍能保持所存储的数据信息）的存储器。由于其断电时仍能保存数据，闪存通常被用来保存设置信息，如在电脑的BIOS（基本输入输出程序）、PDA（个人数字助理）、数码相机中保存资料等。NOR Flash和NAND Flash是现在市场上两种主要的非易失闪存技术。在Nor Flash存储器芯片的应用中，需要实现对页缓存存储器SRAM的读取，同时锁存读出的数据。

SRAM单元一般包括单元阵列和外围电路两部分，其中单元阵列是SRAM单元的核心，其由SRAM存储单元按照行和列排列而成；而外围电路包括输入输出电路、时序产生电路、行译码电路以及放大读出电路等。其中放大读出电路将指定单元中的存储数据进行采样放大后，再将其传送至输出缓冲器中。

传统的放大读出电路普遍采用电流灵敏放大器结构读取，同时额外增加缓存电路存储读出的数据。采用这种电流灵敏放大器结构和额外增加缓存电路方式，需要耗费较大电路的版图面积，增加成本。

因此，希望提出一种新的SRAM放大读出电路，来减小版图面积，降低制造成本。

发明内容

本发明提供了一种可以解决上述问题的SRAM的读取、缓存电路，包括以下结构：

可控缓存装置，由第一PMOS管、第二PMOS管、第一NMOS管、第二NMOS管和第五NMOS管组成；

读取电路，由第一PMOS管、第二PMOS管、第三NMOS管、第四NMOS管、第六NMOS管和第七NMOS管组成。

与此相应的，本发明还提供了一种SRAM的读取、缓存方法，其特征为：当进行读取操作时，将选择信号端口SAEN置高电平。

与现有技术相比，采用本发明提供的技术方案具有如下优点：通过同时实现对数据的读取和锁存的方法，减少了版图面积，简化了电路结构，降低了成本。

附图说明

通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本发明的其它特征、目的和优点将会变得更明显。

图1为根据本发明的实施例的SRAM的读取、缓存电路的结构图；

图2为根据本发明的另一个实施例的SRAM的读取、缓存电路的结构图；

图3为根据本发明的实施例读取“1”的时序图；

图4为根据本发明的实施例读取“0”的时序图。

具体实施方式

下面详细描述本发明的实施例。

所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能解释为对本发明的限制。下文的公开提供了许多不同的实施例或例子用来实现本发明的不同结构。为了简化本发明的公开，下文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本发明。此外，本发明可以在不同例子中重复参考数字和/或字母。这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施例和/或设置之间的关系。此外，本发明提供了的各种特定的工艺和材料的例子，但是本领域普通技术人员可以意识到其他工艺的可应用于性和/或其他材料的使用。

根据本发明的一个方面，提供了一种SRAM的读取、缓存电路结构。下面，将结合图2至图4通过本发明的一个实施例对图1的电路结构进行具体描述。如图1所示，本发明所提供的电路结构包括以下结构。

可控缓存装置，其至少包括第一PMOS管P1、第二PMOS管P2、第一NMOS管N1、第二NMOS管N2和第五NMOS管N5，其中第一PMOS管P1和第二PMOS管P2的源极接在电源端口；第一PMOS管P1和第二PMOS管P2的漏极分别与第一NMOS管N1和第二NMOS管N2的漏极相连；第一PMOS管P1和第二PMOS管P2的栅极分别与第一NMOS管N1和第二NMOS管N2的栅极相连；同时，第一PMOS管P1和第一NMOS管N1的栅极与第二PMOS管P2和第二NMOS管N2的漏极相连；第二PMOS管P2和第二NMOS管N2的栅极与第一PMOS管P1和第一NMOS管N1的漏极相连；第一NMOS管N1和第二NMOS管N2的源极与第五NMOS管N5的漏极相连；第五NMOS管N5的源极接地；第五NMOS管N5的栅极通过一个反相器接到选择信号端口SAEN上。