[发明专利]触发路由单元

说明书

技术领域

本发明的实施例一般涉及数字信号处理器，且尤其涉及数字信号处理器中的事件序列控制。

背景技术

典型的计算机处理系统（例如，通用CPU、数字信号处理器（“DSP”）MCU、MPU、FPGA、ASIC、ASSP或任何其他类型的计算机处理器）包括核心处理器（“核心”）和与核心处理器通信的多个专用模块。核心执行DSP相关功能和其他处理功能，以及模块可以是随机存取存储器或其他存储器、直接存储器存取（DMA）装置、协处理器、输入/输出处理器、计时器或任何其他类似的电路。为了启动模块以执行操作（本文称作“事件”），核心处理器接收发起事件的请求并且例如通过使用软件中断将发起消息（本文称作“触发”）发送至模块。由此，核心可以与一个或多个模块交换数据、地址和/或控制信号以例如向存储器模块发送数据或从存储器模块载入数据。

然而，一个模块经常可以直接向另一个模块发送数据，而信息无需经过处理器或“核心”。例如，支持DMA的装置（其在没有核心参与的情况下促进对存储器的直接访问）可以与存储器模块或其他支持DMA的装置直接交互。然而，核心仍然需要安排且触发事件的发起，由此在核心中产生开销（例如，中断处理和服务程序开销）并降低核心的性能。大多数的时候，DMA控制器可以通过“链接”事件来将核心从触发某些DMA事件中解除出来（即，第一DMA事件的完成触发第二事件）。然而，这个DMA链接仅限于某些种类的DMA事件，而且无法用于其他模块类型（例如，非DMA模块）。因此，需要用于将核心处理器从各种触发责任中解除出来的鲁棒可编程系统和方法。

发明内容

一般而言，本文描述的系统和发明的各个方面包括在无需核心处理器参与的情况下协调事件的触发的触发路由单元。触发路由单元可以被编程为将产生触发信号的第一模块（即，“触发主模块”）与接收触发信号并发起与其相关联的事件的第二模块（即，“触发从模块”）相关联。在各个实施例中，多个模块可以产生用于单个接收模块的触发，单个模块可以产生用于多个接收模块的触发，或其任何组合。

如本文所使用的，术语“触发”和“信号”广泛地意味着导致一个或多个系统部件中的状态改变的任何类型的信号、命令或状态指示符的断言。此外，“发送”或“断言”触发（或“触发”事件）不仅包括信号从一个实体至另一个实体的直接传输，还更广泛地包括实现目标实体中的期望状态改变的任何动作—例如，设置被目标实体询问的状态位。除非另有说明，术语“模块”通常意味着硬件元件（即，“电路”），并且可以包括单个离散元件或协作以执行标记功能的多个元件。

一方面，用于控制事件序列的系统包括：多个可编程寄存器，每个寄存器与多个从模块中的一个相关联。选择电路基于寄存器中的一个的内容而将从模块中的一个与主模块中的一个相关联。输入端口从与从模块相关联的主模块接收指示在主模块的第一事件的完成的触发信号。输出端口向与主模块相关联的从模块发送触发信号，从而触发在从模块的第二事件。

编程输入可以接收用于对多个寄存器编程的内存映射寄存器（MMR）信号。触发主寄存器可以在接收到编程信号时发起触发信号。或门可以从触发主寄存器或者从多个主模块中的一个接收触发信号。选择电路可以将多个从模块中的多于一个与多个主模块中的一个相关联。主模块可以与从模块相同；第一事件和第二事件均可以在主模块执行。状态寄存器可以指示系统的状态，以及错误寄存器可以指示关于在系统中发生的错误的信息。全局控制寄存器可以设置系统的全局状态。主模块可以是第一支持直接存储器访问（DMA）的装置，或者从模块可以是第二支持DMA的装置。

另一方面，用于控制事件序列的方法包括：（i）使能触发路由单元以接收编程命令，（ii）对触发路由单元中的寄存器编程，从而将来自主模块的输入触发信号与发给从模块的输出触发信号相关联，（iii）配置主模块以在第一事件完成时将输入触发信号发送给触发路由单元，以及（iv）配置从模块以接收来自触发路由单元的输出触发信号并且在接收到输出触发信号时发起第二事件。

可以通过对触发路由单元中的寄存器编程来触发第二事件。可以存储与对寄存器编程中的错误相关联的错误信息和/或与触发路由单元相关联的状态信息。寄存器可被编程为将输入触发信号与一个或多个附加从模块相关联。输出触发信号可以在一个或多个附加从模块发起事件。