[发明专利]时钟延迟检测电路及利用时钟延迟检测电路的半导体装置

说明书

提供了一种时钟延迟检测电路以及利用时钟延迟检测电路的半导体装置，时钟延迟检测电路能产生周期是时钟的延迟时间的周期信号、划分周期信号以及对划分的周期信号计数。时钟延迟检测电路包括：周期信号发生单元，被配置成产生计数控制信号；周期信号划分单元，被配置成通过划分计数控制信号来产生计数使能信号；以及计数单元，被配置成通过用时钟对计数使能信号计数来产生延迟信息信号，其中，计数控制信号具有预定时间的周期。

相关申请的交叉引用

本申请要求2013年7月11日向韩国知识产权局提交的申请号为10-2013-0081562的韩国专利申请的优先权，其全部内容通过引用合并于此。

技术领域

各种实施例涉及一种半导体装置，更具体而言，涉及一种与时钟同步操作的半导体装置。

背景技术

半导体装置与时钟同步工作。例如，存储器件从主机或控制器接收时钟用于与主机或控制器通信。存储器件接收或输出与时钟同步的数据和信号。

存储器件具有补偿延迟的电路，延迟是由于器件的内部电路而使得由主机或控制器接收的时钟在器件中经历的时间。延迟锁定环和锁相环是补偿电路的实例。

图1是不同于本发明的半导体装置10的框图。如图1所示，半导体装置10包括延迟锁定环电路11和时钟延迟检测电路12。延迟锁定环电路11接收输入时钟ICLK来产生延迟时钟CLKDLL。延迟锁定环电路11执行延迟锁定操作来补偿在半导体装置10中的输入时钟ICLK的延迟。当延迟锁定操作完成时，延迟锁定环电路11产生延迟锁定完成信号DLLLOCK。

时钟延迟检测电路12接收延迟锁定完成信号DLLLOCK和延迟时钟CLKDLL。在延迟锁定完成信号DLLLOCK被使能时，时钟延迟检测电路12检测通过半导体装置10的内部电路和延迟锁定环电路11所造成的延迟量，并且输出检测结果N。检测结果N可以用于来自半导体装置10的预定信号与外部时钟同步。预定信号从半导体装置10输出至与半导体装置10通信的外部设备。

发明内容

本文描述了根据本发明的实施例的时钟延迟检测电路以及利用时钟延迟检测电路的半导体装置。时钟延迟检测电路能产生周期是时钟的延迟时间的周期信号、划分周期信号以及对划分的周期信号计数。

在本发明的实施例中，时钟延迟检测电路包括：周期信号发生单元，被配置成产生计数控制信号；周期信号划分单元，被配置成通过划分计数控制信号来产生计数使能信号；以及计数单元，被配置成通过用时钟对计数使能信号计数来产生延迟信息信号，其中，计数控制信号具有预定时间的周期。

在本发明的实施例中，一种时钟延迟检测电路包括：计数控制单元，被配置成产生计数控制信号、和基于计数控制信号的计数使能信号；第一延迟单元，被配置成延迟计数控制信号并且产生第一延迟信号；以及计数单元，被配置成通过用时钟对计数使能信号计数来产生延迟信息信号，其中，计数控制信号具有预定时间的周期。

在本发明的实施例中，一种半导体装置包括：延迟锁定环单元，被配置成延迟输入时钟并且产生延迟时钟；计数控制单元，被配置成产生计数控制信号、和基于计数控制信号的计数使能信号，计数使能信号被使能比预定时间更长的持续时间；命令延迟线，被配置成延迟计数控制信号并且产生延迟命令信号；计数单元，被配置成通过用延迟时钟对计数使能信号计数来产生延迟信息信号；以及输出控制单元，被配置成基于延迟信息信号和等待时间（latency），通过将延迟命令信号延迟来产生输出控制信号。

在本发明的实施例中，一种时钟延迟检测电路包括：周期信号发生单元，被配置成产生振荡信号；周期信号划分单元，被配置成接收振荡信号并且产生计数使能信号；以及计数单元，被配置成接收计数使能信号和时钟，并且产生延迟信息信号。

附图说明

结合附图描述本发明的特点、方面和实施例，其中：