[发明专利]一种纠错SRAM的回写方法

说明书

技术领域

本发明涉及SRAM数据的可靠性方法，特别涉及SRAM数据存储结构能够在读写时防止对原始数据的损坏的方法。

背景技术

如今，电路系统对大量数据的处理提出了严格的要求，这样一来对存储器性能的要求也不断增加。但是在抗辐射环境下，静态随机读取存储器SRAM的存储单元（bitcell）会发生翻转（upset）造成存储数据的错误。因此在SRAM设计时要引入差错检测和纠正（error detecting and correcting，EDAC）电路进行数据回写以满足电路系统的需求。

通常EDAC电路能够纠正一个单元内的错误，然后将纠正后正确的码字输出，但是其能纠正几个错误取决于采用什么纠错码。如果存储在SRAM中的错误数据没有得到及时准确的改正，则会形成软错误（soft error）的积累。而SRAM发生翻转的bitcell长时间没有得到回写正确数据，就会在多个单元上产生累积的软错误，最终导致EDAC不能纠正的多位翻转，导致失效。因此，对于已经检测出错误的码字，必须对其及时纠正，而不能考虑只输出正确码字就行了。这样才能避免软错误累积导致的失效。

现有技术中，部分SRAM存储器中采用纠正一位错误并且检测两位错误的纠错码（single error correcting and double error detecting,SEC-DED），当发生一位错误时能够纠正，当发生两位错误时，不能纠正，但是能够检测出来。由一个检测信号作为触发信号，控制回写正确数据的操作。该方案较需要多增加一个校验位（check-bit），增加了冗余面积。比如一个32位的码字，采用SEC只需要6位校验位，而采用SEC-DED则需要7位校验位。另一方面，需要引入一个新的触发信号，当发生两位错误时进行有效触发。这样增加了该信号的生成电路，使得硬件设计更为复杂，芯片面积更大。

现有技术中也有一种周期性的回写方案，SRAM会在设定的一段时间内自动回写正确数据。采用这种方案的SRAM可以不必采用纠错电路，也可以采用纠错电路，但是该方案效率较为低下。如果周期太短，周期内有大部分SRAM内存储数据仍然正确不需要回写；周期太长，周期内大部分数据已经发生多位翻转，即使回写也不能避免导致数据的错误。

发明内容

本发明要解决的技术问题是设计一种SRAM的回写方案能够提高电路的效率和数据的可靠性。

本发明提供一种纠错SRAM的回写方法，其中，包括以下步骤：

将正确字码输出同时存入一个冗余的n位存储单元，并将其地址信号存储在锁存器中；

对存入n位存储单元的根据线性分组码的编码理论进行编码，产生冗余校验位；

通过冗余校验位产生纠错控制信号；

读写信号与纠错控制信号进行异或产生回写写入信号

地址信号与纠错控制信号进行与运算产生回写地址信号；

根据回写地址信号以及回写写入信号将存储在n位存储单元的数据写入SRAM，完成回写功能。

优选的，所述通过冗余校验位产生纠错控制信号，包括以下步骤：

将冗余校验位与经过译码器重新生成的校验位进行异或；

将n位经过异或后的校验位进行或后产生纠错控制信号。

优选的，所述正确字码输出时，其地址信号存储在正锁存器中。

通过通过冗余校验位产生纠错控制信号，并由该纠错控制信号控制产生回写写入信号以及回写地址信号，确保了地址信号的不变，将存储在n位存储单元的数据写入SRAM，完成回写功能，确保了数据不被损坏且按照原地址进行了回写，保证了原有数据在被读取后不受损坏。

附图说明

下面结合附图和具体实施方式对本发明作进一步的详细说明：

图1是本发明的一种纠错SRAM的回写方法的实施例的电路原理图；

图2是本发明的一种纠错SRAM的回写方法的实施例的回写写入信号电路原理图；

图3是本发明的一种纠错SRAM的回写方法的实施例的回写地址信号电路原理图。

具体实施方式

为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明，使本发明的上述及其它目的、特征和优势将更加清晰。在全部附图中相同的附图标记指示相同的部分。并未刻意按比例绘制附图，重点在于示出本发明的主旨。

一种纠错SRAM的回写方法，其中，包括以下步骤：

将正确字码输出同时存入一个冗余的n位存储单元，并将其地址信号存储在正锁存器中；