[发明专利]一种锡化物超晶格势垒半导体晶体管

说明书

技术领域

本发明涉及半导体集成电路制造技术领域，尤其涉及一种锡化物超晶格势垒半导体晶体管。

背景技术

HEMT 芯片的薄层电阻是表征器件性能的重要参数之一。降低HEMT 芯片的薄层电阻对于改进高频大功率微波器件性能至关重要。样品薄层电阻的大小取决于芯片二维电子气（2DEG）的面电子浓度和电子迁移率的大小，其由公式

R_□=1/(μ_e n_s e)   

式中，R_□，μ_e ，n_s分别是样品薄层电阻，2DEG 电子迁移率和面电子浓度。

目前已有很多报道通过各种方法提高AlGaN/GaN 异质结界面2DEG 电子迁移率和面电子浓度，来获得较低的薄层电阻。但是当为了获得更低的薄层电阻将AlGaN 势垒Al 组分提高到一定程度后，发现样品薄层电阻并没有继续降低，相反Al 组分提高到一定程度后，芯片薄层电阻不但不降低，反而会有所增大并且AlGaN 势垒表面形貌会恶化。而AlGaN/GaN表面形貌的恶化会导致用其制作的HEMT器件栅极漏电严重。

因此，为了解决上述存在问题，必须采用新的材料和新的工艺方法来制造HEMT器件，从而改善HEMT 表面形貌、降低芯片方块电阻，获得高驱动电流、低源漏电阻。

申请号为201210482729.8的中国专利《一种高迁移率                                                -族半导体MOS场效应晶体管》公开的一种高迁移率III-V族金属氧化物半导体场效应晶体管，包括一单晶衬底，在单晶衬底上形成的缓冲层，在缓冲层中形成的平面掺杂层，在缓冲层上形成的高迁移率沟道层，在高迁移率沟道层上形成的掺杂界面控制层，在掺杂界面控制层上形成的高掺杂半导体层，在高掺杂半导体层上形成的窄带隙欧姆接触层，在窄带隙欧姆接触层上形成的源漏金属电极，刻蚀至掺杂界面控制层的栅槽结构位于二个源漏金属电极中间，高K栅介质均匀覆盖栅槽内表面，栅金属电极形成于高K栅介质上。该专利虽然可以提高沟道层中的二维电子气浓度或二维空穴气浓度，并进一步地提高器件的驱动电流，但是势垒层表面平滑度不够，且与沟道层之间的应变场分布不均匀，无法有效地降低电子势能波动。

发明内容

为了克服现有技术的缺陷，本发明的目的在于提供一种位错密度低、HEMT表面形貌平滑、芯片方块电阻小、导电性能高、驱动电流与低金属-氧化物-半导体界面态密度低的锡化物超晶格势垒半导体晶体管。

本发明的目的通过以下技术方案予以实现：

      一种锡化物超晶格势垒半导体晶体管，包括单晶衬底、形成于单晶衬底上的缓冲层、形成于缓冲层上的高迁移率沟道层、形成于高迁移率沟道层上的超晶格势垒层、形成于超晶格势垒层上的窄带隙欧姆接触层、形成于窄带隙欧姆接触层上的源金属电极和漏金属电极、蚀刻所述超晶格势垒层至高迁移率沟道层表面形成的栅槽结构、形成于栅槽结构内表面的高K 栅介质以及形成于高K 栅介质上的栅金属电极，所述超晶格势垒层为多个周期的薄膜层交替重叠组成，所述薄膜层由锡化物和另一掺杂锡化物组成。所述超晶格势垒层的主要作用是改善HEMT的表面形貌、降低芯片方块电阻，同时获得高驱动电流、低源漏电阻等性能。

进一步地，所述超晶格势垒层由5个周期的薄膜层交替组成，所述薄膜层由SnS与F-SnO₂组成，所述超晶格势垒层中F-SnO₂为最外层。所述F-SnO₂中F的掺杂量为1.8~3.0%at。所述超晶格势垒层厚度为 20~40 nm。锡化物和另一掺杂的锡化物均能与衬底有较好的晶格失配度，氧化锡的帯隙很宽，高达3.6eV。氧化锡具有较高的载流子浓度和霍尔迁移率，对SnO₂薄膜做的测试表明，SnO₂薄膜的载流子浓度高达1.39×10²⁰cm^-3，霍尔迁移率为10.45cm²V^-1S^-1。而掺F的SnO₂薄膜迁移率 > 40 cm²/VS，故优选掺F的SnO₂薄膜来组成超晶格势垒，以达到本发明的最优效果。