[发明专利]一种制作多晶硅栅的方法无效

申请号：	201310632141.0	申请日：	2013-12-02
公开（公告）号：	CN103646863A	公开（公告）日：	2014-03-19
发明（设计）人：	李志伟;邱裕明	申请（专利权）人：	上海华力微电子有限公司
主分类号：	H01L21/28	分类号：	H01L21/28;H01L21/336
代理公司：	上海天辰知识产权代理事务所(特殊普通合伙) 31275	代理人：	吴世华;陶金龙
地址：	201210 上海市浦***	国省代码：	上海;31
权利要求书：	查看更多	说明书：	查看更多
摘要：
搜索关键词：	一种制作多晶方法
钻瓜网技术展会专利词库专利权人专利榜在售专利公布日期热门专利

【说明书】：

技术领域

本发明涉及半导体制造领域，尤其涉及一种改善多晶硅栅形貌的多晶硅栅制作方法。

背景技术

互补金属氧化物半导体(Complementary Metal Oxide Semiconductor,简称CMOS)通常是指(PMOS管和NMOS管)共同构成的互补型MOS集成电路的低功耗器件。在CMOS半导体器件制造工艺发展过程中，多晶硅栅工艺技术一直可以延续到32/28nm工艺技术节点。随着器件尺寸进一步缩小，及其器件性能的进一步提升，高介电常数介质与金属栅的新技术被引入到半导体制造工艺中。目前，比较流行的多晶硅栅工艺技术流程如图1所示。

请参阅图1，现有技术中制作多晶硅栅的工艺方法，包括如下步骤：

步骤S01：在具有PWELL和NWELL的半导体衬底上生长一层栅氧化介质层完成后，接着生长一层多晶硅层，生长后理想的截面示意图应该如图2所示。

步骤S02：多晶硅生长完成后，通过离子注入方式对多晶硅层进行表面掺杂工艺，其中NMOS器件注入N型掺杂杂质，PMOS器件注入P型掺杂杂质，完成该步骤后理想的截面示意图应该如图3所示。

步骤S03：多晶硅掺杂工艺完成后，通过多晶硅蚀刻工艺形成多晶硅栅，完成该步骤后理想的截面示意图应该如图4所示。

步骤S04：多晶硅栅形成后，通过快速热氧化工艺，在多晶硅栅表面形成一层致密氧化层，完成该步骤后理想的截面示意图应该如图5所示。

步骤S05：多晶硅栅氧化工艺完成后，采用化学气相淀积工艺生长一层氮化硅，作为侧墙（Offset Spacer）结构。Offset Spacer形成后，再进行后续源漏扩展，Spacer及源漏等后续工艺步骤。

然而，从上述工艺技术步骤即如果多晶硅栅氧化工艺多采用快速热氧化工艺，是不可能达到如图6所示的理想多晶硅栅形貌的。本领域技术人员清楚，由于多晶硅掺杂工艺的影响，在多晶硅栅上部区域，杂质的浓度要高于中部与底部区域，对于硅晶体结构的破坏更强，导致快速热氧化过程中氧分子更容易深入扩散，氧化速率大大高于中部与底部区域，从而出现多晶硅栅宽度不一致的问题。特别对于40/45nm技术节点，多晶硅栅上部与下部宽度不一致问题的影响更大。请参阅图6，图6所示为现有技术在40nm多晶硅栅制作工艺中采用快速热氧化技术氧化多晶硅栅的TEM照片，如图所示，采用快速热氧化工艺氧化多晶硅栅工艺形成的多晶硅栅，其宽度不一致问题特别突出，多晶硅栅上部与底部的宽度差大于3nm。

发明内容

为了克服以上问题，本发明旨在提供一种多晶硅栅制作方法，解决因传统多晶硅氧化工艺导致多晶硅栅上部与底部宽度不一致问题，即从而达到改善多晶硅栅形貌的目的。

本发明提供一种制作多晶硅栅的工艺方法，其特征在于，包括如下步骤：

步骤S11：在形成有PWELL和/或NWELL的半导体衬底上生长一层栅氧化介质层，接着在所述栅氧化介质层，生长一层多晶硅层；

步骤S12：通过离子注入方式对所述多晶硅层进行表面掺杂工艺；其中，NMOS器件注入N型掺杂杂质，PMOS器件注入P型掺杂杂质；

步骤S13：采用多晶硅蚀刻工艺在已掺杂多晶硅层上形成多晶硅栅；

步骤S14：采用原子氧氧化工艺氧化所述多晶硅栅，在所述多晶硅栅表面形成一层致密氧化层。

优选地，在所述步骤S14后还包括：

步骤S15：采用化学气相淀积工艺生长一层氮化硅，形成侧墙结构。

优选地，所述步骤S14中采用原子氧氧化工艺氧化所述多晶硅栅的腔体环境压力小于10Toor。

优选地，所述步骤S14中采用原子氧氧化工艺氧化所述多晶硅栅的加热晶圆表面的工艺温度为900摄氏度以上。

优选地，所述步骤S14中采用原子氧氧化工艺氧化所述多晶硅栅的加热晶圆表面的工艺气体包括一定比例的氧气和氢气。