[发明专利]一种限制谷底频率的方法、电路以及开关电源

权利要求书

1.一种限制谷底频率的电路，应用于开关电源，其特征在于，包括：导通时间计算电路，所述导通时间计算电路包括第一电容；

所述导通时间计算电路用于采集表征所述开关电源的输入电压的第一信号以及表征所述开关电源的输出电压的第二信号，并根据第一控制信号以及第二控制信号对所述第一电容进行充放电，将所述第一电容上的电压与预设电压进行比较，输出一表征功率开关的导通时间的关断信号；

其中，所述第一控制信号为功率管的开关周期Tsw，所述第二控制信号为控制器OUT端的PWM信号。

2.根据权利要求1所述的限制谷底频率的电路，其特征在于，还包括：导通时间逻辑电路，所述导通时间逻辑电路根据第三控制信号，将接收到的所述关断信号处理生成一PWM控制信号，其中，所述第三控制信号为反映副边绕组的整流管导通情况的时间信号。

3.根据权利要求1所述的限制谷底频率的电路，其特征在于，还包括：工作周期采样电路，所述工作周期采样电路用于根据所述第二控制信号以及过零检测信号，采样得到所述第一控制信号。

4.根据权利要求1所述的限制谷底频率的电路，其特征在于，还包括输入电压采样电路以及输出电压采样保持电路，

所述输入电压采样电路的输入端以及所述输出电压采样保持电路的输入端均与控制器的FB端相连，所述输入电压采样电路输出所述第一信号，所述输出电压采样保持电路输出所述第二信号。

5.根据权利要求1所述的限制谷底频率的电路，其特征在于，所述预设电压为根据所述第二控制信号对第二电容充电产生。

6.根据权利要求5所述的限制谷底频率的电路，其特征在于，所述第二电容的容值与所述第一电容的容值相同。

7.根据权利要求1所述的限制谷底频率的电路，其特征在于，所述导通时间计算电路包括：第一开关管、第二开关管、第三开关管、第四开关管、第一电容、第二电容、比较器以及第一或门；

所述第一开关管的输出端分别与所述第二开关管的输出端、所述第一电容的第一端、所述比较器的同相输入端以及所述第四开关管的输入端相连，所述第二开关管的输入端通过所述第三开关管分别与所述第二电容的第一端以及所述比较器的反相输入端相连，所述第四开关管的控制端与所述第一或门的输出端相连，所述第一或门的两个输入端分别接所述第一控制信号以及所述第二控制信号的反信号，所述第三开关管的控制端接所述第一控制信号，所述第一开关管的控制端以及所述第二开关管的控制端均接所述第二控制信号，所述第一开关管的输入端接控制器FB端正电压转化的第一电流信号，所述第二开关管的输入端接控制器FB端负电压转化的第二电流信号。

8.根据权利要求1所述的限制谷底频率的电路，其特征在于，所述导通时间逻辑电路包括：第一触发器以及第二或门；

所述第一触发器的时钟信号输入端接所述第三控制信号、置位端接所述表征功率开关的导通时间的关断信号，所述第一触发器的输出端接所述第二或门的第一输入端，所述第二或门的第二输入端接收第一预设PWM信号，所述第二或门的输出端为所述限制谷底频率的电路的输出端，产生所述PWM信号。

9.根据权利要求3所述的限制谷底频率的电路，其特征在于，所述工作周期采样电路包括：第二触发器、第三触发器、反相器、或非门以及第四触发器；

所述第二触发器的时钟信号输入端接所述PWM信号，所述第二触发器的输出端分别与所述反相器的输入端以及所述第三触发器的时钟信号输入端相连，所述第三触发器的输出端与所述或非门的第一输入端相连，所述反相器的输出端与所述或非门的第二输入端相连，所述或非门的输出端与所述第四触发器的输入端相连，所述第四触发器的输出端产生所述第一控制信号，所述第二触发器的置位端、所述第三触发器的置位端以及所述第四触发器的置位端均接所述过零检测信号。