[发明专利]一种信号音的生成方法及其系统

权利要求书

1.一种信号音的生成方法，其特征在于，包括：

配置信号音数据队列；所述信号音数据队列包括多个信号音所对应的频率数据；

提取所述信号音数据队列中的各个信号音对应的频率数据；

为各个所述信号音的频率数据分别配置写入地址，并将所述信号音的频率数据存储在所述写入地址所对应的存储空间上；

控制产生用户所需的目标信号音的读出地址；

根据所述读出地址，控制与所述读出地址对应的频率数据依次顺序读出，以流水线方式生成所述目标信号音。

2.如权利要求1所述的信号音的生成方法，其特征在于，所述提取所述信号音数据队列中的各个信号音对应的频率数据，包括：

设置任一信号音的基地址及与所述信号音的频率数据对应的长度；

将所述基地址作为提取所述信号音的频率数据的起始地址，在所述信号音数据队列中读取与所述长度对应的频率数据作为所述信号音的频率数据。

3.如权利要求2所述的信号音的生成方法，其特征在于，所述信号音数据队列存储在RAM上，则所述设置任一信号音的基地址，具体为：

当所述信号音为第一信号音时，所述第一信号音的基地址为所述RAM的首地址或者为一指定地址；

当所述信号音为第N信号音时，所述第N信号音的基地址为：所述第（N-1）信号音的基地址+所述第（N-1）信号音的频率数据的长度；其中N≥2。

4.如权利要求1~3任一项所述的信号音的生成方法，其特征在于，所述配置信号音数据队列，具体为：

分别对多个信号音的参数进行设置，所述参数包括信号音的长度和信号音的频率数据；其中，每个所述信号音的长度为组成所述信号音的频率数据的个数，采用16比特的二进制数据表示；每个所述的频率数据采用8比特的二进制数据表示；

将每个所述信号音的频率数据依次排列，形成所述信号音数据队列。

5.如权利要求4所述的信号音的生成方法，其特征在于，所述根据所述读出地址，控制与所述读出地址对应的频率数据依次顺序读出，以生成所述目标信号音，具体为：

判断所述目标信号音的类型，所述目标信号音的类型包括单一信号音和复合信号音；

通过时隙控制，提取所述目标信号音进行输出，包括：

当所述目标信号音为单一信号音时，将第一时隙关联至所述读出地址所对应的频率数据，并将所述频率数据输出至所述第一时隙，以在所述第一时隙中生成所述单一信号音；

当所述目标信号音为复合信号音时，所述读出地址包括M个读出分地址，将第二时隙在时间间隔T的控制下依次关联至所述M个读出分地址，控制所述M个读出分地址所对应的频率数据在所述时间间隔T切换输出至所述第二时隙，以在所述第二时隙中叠加所述M个读出分地址所对应的信号音频率数据，生成所述复合信号音。

6.一种信号音的生成系统，其特征在于，包括：

数据产生器，用于配置信号音数据队列；所述信号音数据队列包括多个信号音所对应的频率数据；

主控制器，用于提取所述信号音数据队列中的各个信号音对应的频率数据，并将所述各个信号音对应的频率数据存储在信号音存储器上；

以及，时隙控制器，用于为各个所述信号音的频率数据分别配置写入地址，并将所述信号音的频率数据存储在所述写入地址在所述信号音存储器中对应的存储空间上；

所述时隙控制器，还用于控制产生用户所需的目标信号音的读出地址；

所述主控制器，还用于根据所述读出地址，控制与所述读出地址对应的存储在所述信号音存储器上的频率数据依次顺序读出，以流水线方式生成所述目标信号音。

7.如权利要求6所述的信号音的生成系统，其特征在于，所述主控制器为FPGA器件，设有：

基地址设置器，用于设置任一信号音的基地址；

长度控制器，用于设置与所述任一信号音的频率数据对应的长度；

地址偏移器，用于控制在提取所述任一信号音的频率数据时的地址偏移量；

数据提取器，用于将所述基地址作为提取所述信号音的频率数据的起始地址，根据所地址偏移量，逐一提取在所述信号音数据队列中的频率数据，直到所述地址偏移量的大小与所述信号音的频率数据对应的长度相等，以实现在所述信号音数据队列中读取与所述长度对应的频率数据作为所述信号音的频率数据。