[发明专利]等离子体刻蚀方法

说明书

本发明涉及半导体技术领域，公开了一等离子体刻蚀方法，该方法包括执行一次或多次制程循环步骤，所述制程循环步骤包括：有偏置功率的刻蚀步骤和没有偏置功率的刻蚀步骤。通过对上述两刻蚀步骤执行时间及偏置功率大小的调整，在等离子体刻蚀结构底部粗糙度、侧壁顶部粗糙度、侧壁角度及顶部侧壁突出倒悬等问题之间取得平衡，在降低刻蚀结构底部/侧壁顶部粗糙度、消除顶部侧壁突出倒悬问题的同时，通过等离子体刻蚀过程中腔体压力及偏置功率大小的调整实现对刻蚀结构侧壁角度的控制，从而根据刻蚀结构要求，得到侧壁角度可控、侧壁及底部表面粗糙度较小的高质量等离子体刻蚀结构。

技术领域

本发明涉及半导体技术领域，特别涉及等离子体刻蚀技术。

背景技术

等离子体处理系统被广泛地应用于处理半导体基板，特别是在半导体制造中硅晶圆的刻蚀。近年来，随着半导体器件的集成度提高，半导体器件的线宽越来越小，对于半导体工艺的要求越来越高，等离子体刻蚀工艺成为目前半导体制造中最为重要的工艺之一。

现有技术中，等离子体刻蚀工艺通常在等离子体处理装置中通入刻蚀气体，并电离形成等离子体，利用所述等离子体对待刻蚀的基底进行刻蚀。目前，深硅刻蚀一般采用Bosch工艺。Bosch工艺，也称为“切换式刻蚀工艺”，以F的等离子气体化学方法刻蚀硅，在刻蚀过程中，通入刻蚀气体刻蚀一段时间，然后再用碳氟等离子气体对刻蚀基底侧壁钝化，钝化一段时间，之后再进行刻蚀，这样循环地进行刻蚀和钝化交替加工。在实际刻蚀过程中，需要上百次的刻蚀与钝化交替重复加工，来提高刻蚀的选择性。

图1为Bosch刻蚀结构示意图。如图1所示，采用Bosch工艺在硅基底100上刻蚀形成的沟槽110中，由于采用交替加工的方法，不可避免的将会在刻蚀的沟槽110侧壁产生波纹101，同时，交替加工积累的能量将使光刻胶损坏，不能很好的保护其下面的硅基底表面，影响刻蚀样品的表面质量。

图2为non-Bosch刻蚀结构示意图。

现有技术中，对硅基底进行大尺寸non-Bosch刻蚀过程中，一般采用单一的刻蚀条件一次性刻蚀完成。如图2所示，采用non-Bosch工艺在硅基底200刻蚀形成的沟槽210中，不可避免的面临着底部201粗糙度、侧壁202角度α控制以及顶部侧壁突出倒悬203三大问题。其中，沟槽210底部201粗糙度可以通过增加等离子体刻蚀过程中的偏置功率来消除，侧壁202角度α的控制也可以通过改变偏置功率的大小实现，但偏置功率的增加，会导致沟槽顶部粗糙度的增大；此外，顶部侧壁突出倒悬203需要采用不含偏置功率的刻蚀步骤来消除，而不含偏置功率的刻蚀步骤的引入，会使得刻蚀结构整体的侧壁轮廓出现明显的双斜坡，严重影响了沟槽结构侧壁垂直度。

综上所述，在non-Bosch刻蚀中，刻蚀结构底部粗糙度、侧壁角度控制需要通过等离子体刻蚀过程中偏置功率的控制来改善；而顶部侧壁突出倒悬的问题，则需要引入不含偏置功率的刻蚀步骤。上述矛盾严重影响了硅等离子体刻蚀技术中刻蚀结构底部/侧壁/顶部粗糙度的提高、侧壁垂直度的改善以及顶部侧壁突出倒悬结构的消除，是半导体制技术中获得高质量硅刻蚀结构亟需解决的问题。

发明内容

本发明所要解决的技术是，提供一种等离子体刻蚀方法，能够降低刻蚀结构底部的粗糙度，消除顶部侧壁的突出倒悬，同时还能够控制侧壁角度，得到高质量、刻蚀形貌平滑的等离子体刻蚀结构。

本发明提供的等离子体刻蚀方法，包括步骤：

提供待刻蚀的半导体基底；

执行一次或多次制程循环步骤，所述制程循环步骤包括：有偏置功率的刻蚀步骤和没有偏置功率的刻蚀步骤。

作为可选择的技术方案，所述制程循环步骤的执行时间为1～20s；所述有偏置功率的刻蚀步骤和没有偏置功率的刻蚀步骤执行时间比为1:10～10:1；进一步地，所述有偏置功率的刻蚀步骤和没有偏置功率的刻蚀步骤执行时间比为1:1。