[发明专利]数据储存装置以及快闪存储器控制方法

说明书

技术领域

本发明有关于一种数据储存装置，特别有关于快闪存储器控制方法。

背景技术

快闪存储器为常用的非挥发性存储器，是经电性方式抹除以及程序化。以与非门快闪存储器(NAND FLASH)为例，主要用来实现存储卡(memory card)、通用序列总线闪存装置(USB FLASH device)、固态硬盘(SSD)、嵌入式快闪存储器模块(eMMC)…等产品。

快闪存储器可耦接一主机作为一数据储存媒体。因此，主机与快闪存储器之间需要建立一逻辑-物理地址映射表。该逻辑-物理地址映射表的维护是本技术领域一项重要课题。

发明内容

本发明所要解决的技术问题是提供一种数据储存装置以及一种快闪存储器控制方法。

根据本发明一种实施方式所实现的一数据储存装置包括一快闪存储器以及一控制器。该快闪存储器用于供应储存空间，划分为多个区块。各区块包括多个页。该控制器根据一主机下达的指令操作该快闪存储器。若一主缓冲区块满载，该控制器以分开的多个更新子区间为该主缓冲区块更新一逻辑-物理地址映射表。该主缓冲区块自该快闪存储器的这些区块选出，用以对该主机所下达的写入数据作缓冲储存在这些分开的更新子区间之间，该控制器更回应主机指令。如此一来，主机下达的指令将被即时回应，不受缓冲区块耗时的完整映射表更新拖累。

根据本发明另外一种实施方式所揭露的快闪存储器控制方法包括以下步骤：以一快闪存储器提供储存空间，其中划分为多个区块，且各区块包括多个页；根据一主机下达的指令操作该快闪存储器；当一主缓冲区块满载时，以分开的多个更新子区间为该主缓冲区块更新一逻辑-物理地址映射表，该主缓冲区块自该快闪存储器的多个区块选出，用以对主机所下达的写入数据作缓冲储存。这些分开的更新子区间之间是规划来回复主机指令。如此一来，主机下达的指令将被即时回应，不受缓冲区块耗时的完整映射表更新拖延。

本发明一种实施方式更自该快闪存储器的这些区块中选出副缓冲区块，以缓冲储存主机于上述这些分开的更新子区间之间所下达的写入数据。如此一来，主机所下达的写入指令被即时回应，不受主缓冲区块耗时的完整映射表更新拖延。

在一种实施方式中，整个主缓冲区块的逻辑-物理地址映射关系在这些分开的更新子区块中是分“段”作更新(segment by segment)。

在本发明另一种实施方式中，整个主缓冲区块的逻辑-物理地址映射关系在这些分开的更新子区块中是依照逻辑地址分“群组”作更新(group by group)。

下文特举实施例，并配合所附图示，详细说明本发明内容。

附图说明

图1为方块图，根据本发明一种实施方式图解一数据储存装置100；

图2为流程图，根据本发明一种实施方式图解逻辑-物理地址映射表的更新程序；

第3为时序图，描述整个缓冲区块的逻辑-物理地址映射关系于分开的多个更新子区间302、304、306、308与310更新；

图4图解整个缓冲区块的逻辑-物理地址映射关系如何分“段”更新；

图5A根据本发明一种实施方式图解一快闪存储器所记录的一逻辑-物理地址映射表H2F，其中储存多页的内容，包括H2F_for_Group1、H2F_for_Group2…等，各页对应一“群组”的逻辑地址；以及

图5B图解一整个缓冲区块的逻辑-物理地址映射关系如何分“群组”作更新。

【附图标记说明】

100～数据储存装置；

102～快闪存储器；

104～控制器；

106～主机；

108～随机存取存储器；

302、304、306、308与310～更新子区间；

322、324与326～主机指令回应区间；

BB_Master～主缓冲区块；

BB_Slave～副缓冲区块；

Data_Blks～数据区块；

F2H～物理-逻辑地址映射表；

F2H_M～主缓冲区块BB_Master的物理-逻辑地址映射表；

F2H_S～副缓冲区块BB_Slave的物理-逻辑地址映射表；

F2H_Seg1…F2H_SegN～第一…第N段连续物理页的物理-逻辑地址映射信息；

F2H_P1…F2H_Pl～物理页P1…Pl的物理-逻辑地址映射信息；