[发明专利]制造具有低电阻金属栅极结构的集成电路的方法

权利要求书

1.一种制造集成电路的方法，该方法包括：

形成金属栅极堆叠在FET沟槽中，该FET沟槽形成在FET区域中，该FET区域包括在半导体基板上的层间介电质材料；

蚀刻该金属栅极堆叠以形成凹陷金属栅极堆叠和凹陷，该凹陷借由该FET区域中的侧壁定义并且沿着该FET沟槽的上方区段设置在该凹陷金属栅极堆叠之上；

形成衬垫覆于该侧壁和该凹陷金属栅极堆叠上以及在该凹陷中定义内部凹洞；

形成覆于该衬垫上以及至少部分地填充该内部凹洞的铜层；

蚀刻该铜层以暴露出该衬垫的上部，并且留下铜部分设置在该内部凹洞的底部；以及

在该铜部分上无电沉积铜，以填充该内部凹洞的余留部分。

2.根据权利要求1所述的方法，其中，形成该衬垫包括沉积阻障层覆于该侧壁和该凹陷金属栅极堆叠上，以及其中该阻障层包括氮化钛及／或氮化钽。

3.根据权利要求2所述的方法，其中，沉积该阻障层包括使用化学气相沉积制程或原子层沉积制程形成该阻障层。

4.根据权利要求2所述的方法，其中，形成该衬垫包括沉积实质上纯的钛覆于该侧壁和该凹陷金属栅极堆叠上以形成导电层，以及其中沉积该阻障层包括沉积该阻障层覆于该导电层上。

5.根据权利要求4所述的方法，其中，沉积该实质上纯的钛包括使用物理气相沉积制程形成该导电层。

6.根据权利要求2所述的方法，其中，形成该衬垫包括沉积成核层覆于该阻障层上，以及其中该成核层包括钨及／或钌。

7.根据权利要求6所述的方法，其中，沉积该成核层包括使用化学气相沉积制程或原子层沉积制程形成该成核层。

8.根据权利要求1所述的方法，其中，蚀刻该铜层包括使用湿及／或干蚀刻制程蚀刻该铜层。

9.根据权利要求1所述的方法，其中，蚀刻该铜层包括形成具有大约2奈米至大约20奈米厚度的该铜部分。

10.根据权利要求1所述的方法，进一步包括：

在无电沉积铜之后对设置在该内部凹洞中的铜进行退火以形成经退火的铜。

11.根据权利要求10所述的方法，其中，对铜进行退火包括将设置在该内部凹洞中的铜暴露于大约100℃至大约400℃的温度。

12.根据权利要求11所述的方法，其中，对铜进行退火包括将设置在该内部凹洞中的铜暴露于该温度大约30分钟至大约2小时的时间。

13.根据权利要求12所述的方法，进一步包括：

使用化学机械平坦化制程移除该衬垫的最上部以及设置在邻接该衬垫的该最上部的该经退火的铜的多余部分。

14.一种制造集成电路的方法，该方法包括：

形成金属栅极堆叠在FET沟槽中，该FET沟槽形成在FET区域中，该FET区域包括在半导体基板上的层间介电质材料；

蚀刻该金属栅极堆叠以形成凹陷金属栅极堆叠和凹陷，该凹陷借由该FET区域中的侧壁定义并且沿着该FET沟槽的上方区段设置在该凹陷金属栅极堆叠之上；

形成衬垫覆于该侧壁和该凹陷金属栅极堆叠上以及在该凹陷中定义内部凹洞；

沉积铜晶种层覆于该衬垫上；

回流该铜晶种层以形成部分地填充该内部凹洞的经回流的铜晶种层；

蚀刻该经回流的铜晶种层以暴露出该衬垫的上部，并且留下铜部分设置在该内部凹洞的底部；以及

在该铜部分上无电沉积铜，以填充该内部凹洞的余留部分。

15.根据权利要求14所述的方法，其中，回流该铜晶种层包括暴露该铜晶种层于大约200℃至大约300℃的温度。

16.根据权利要求15所述的方法，其中，回流该铜晶种层包括暴露该铜晶种层于该温度大约30秒至大约15分钟的时间。