[发明专利]硅通孔的形成方法

说明书

技术领域

本发明涉及半导体技术领域，特别涉及一种硅通孔的形成方法。

背景技术

随着半导体技术不断发展，目前半导体器件的特征尺寸已经变得非常小，希望在二维的封装结构中增加半导体器件的数量变得越来越困难，因此三维封装成为一种能有效提高芯片集成度的方法。目前的三维封装包括基于金线键合的芯片堆叠（Die Stacking）、封装堆叠（Package Stacking）和基于硅通孔（Through Silicon Via，TSV）的三维（3D）堆叠。其中，利用硅通孔的三维堆叠技术具有以下三个优点：（1）高密度集成；（2）大幅地缩短电互连的长度，从而可以很好地解决出现在二维系统级芯片（SOC）技术中的信号延迟等问题；（3）利用硅通孔技术，可以把具有不同功能的芯片（如射频、内存、逻辑、MEMS等）集成在一起来实现封装芯片的多功能。因此，所述利用硅通孔互连结构的三维堆叠技术日益成为一种较为流行的芯片封装技术。

在硅通孔技术应用中，通常要对硅等半导体材料进行深通孔刻蚀，通过刻蚀形成的深通孔在芯片和芯片之间、硅片与硅片之间制作垂直导通，从而实现芯片和芯片之间的互连。现有刻蚀硅通孔时通常采用Bosch（博世）刻蚀工艺，形成硅通孔。Bosch（博世）刻蚀工艺包括等离子体刻蚀步骤和侧壁聚合物沉积步骤，通过循环进行上述步骤可以形成深度较大的硅通孔。

现有技术形成的硅通孔通常在顶部或者底部的形貌较差，影响后续芯片之间的导通性能。

发明内容

本发明解决的问题是提供一种硅通孔的形成方法，提高硅通孔的形貌，形成侧壁垂直的硅通孔。

为解决上述问题，本发明提供一种硅通孔的形成方法，包括：提供半导体衬底，所述半导体衬底表面形成有具有开口的掩膜层；采用博世刻蚀工艺，沿所述开口刻蚀半导体衬底，所述博世刻蚀工艺包括循环交替的刻蚀和沉积步骤，连续的一次刻蚀和一次沉积步骤为一个循环，一个循环的总时间为刻蚀的循环时间，调整所述博世刻蚀的循环时间值从第一循环时间逐渐变为第二循环时间，形成侧壁垂直的硅通孔。

可选的，所述循环时间包括刻蚀时间和沉积时间，调整所述博世刻蚀的循环时间过程中，仅改变循环时间中的刻蚀时间。

可选的，所述循环时间包括刻蚀时间和沉积时间，调整所述博世刻蚀的循环时间过程中，同时改变循环时间中的刻蚀时间和沉积时间。

可选的，所述第一循环时间大于第二循环时间。

可选的，调整所述博世刻蚀的循环时间从第一循环时间逐渐变为第二循环时间的方法为：按照线性规律从第一循环时间逐渐减小至第二循环时间。

可选的，调整所述博世刻蚀的循环时间从第一循环时间逐渐变为第二循环时间的方法为：按照抛物线规律从第一循环时间逐渐减小至第二循环时间。

可选的，所述第一循环时间为第二循环时间的1～5倍。

可选的，所述第一循环时间中，刻蚀步骤的时间为2.5s～3.5s，沉积步骤的时间为1.3s～2.3s；所述第二循环时间中，刻蚀步骤的时间为0.9s～1.9s，沉积步骤的时间为0.7s～1.7s；从第一循环时间变为第二循环时间经过的循环次数为3～7次，所述博世刻蚀的循环时间值由第一循环时间按照线性规律逐渐降低至第二循环时间，形成的硅通孔的宽度为7微米～8微米。

可选的，所述第一循环时间小于第二循环时间。

可选的，调整所述博世刻蚀的循环时间从第一循环时间逐渐变为第二循环时间的方法为：按照线性规律从第一循环时间逐渐增大至第二循环时间。

可选的，调整所述博世刻蚀的循环时间从第一循环时间逐渐变为第二循环时间的方法为：按照抛物线规律从第一循环时间逐渐增大至第二循环时间。

可选的，所述第二循环时间为第一循环时间的1～2倍。

可选的，还包括：所述博世刻蚀的循环时间变为第二循环时间之后，保持所述循环时间为第二循环时间，继续刻蚀所述半导体衬底至预设深度，形成侧壁垂直的硅通孔。

可选的，所述博世刻蚀工艺中采用的刻蚀步骤采用的刻蚀气体为SF₆，刻蚀温度为0℃～50℃，反应腔压强为60mTorr～200mTorr，源射频功率为1000W～5000W，偏置射频功率为40W～200W，SF₆的流量为300sccm～2000sccm，单次刻蚀步骤的时间为1s～60s。