[发明专利]半导体结构及其形成方法有效
| 申请号: | 201310625288.7 | 申请日: | 2013-11-28 |
| 公开(公告)号: | CN103855091A | 公开(公告)日: | 2014-06-11 |
| 发明(设计)人: | J·B·常;P·常;M·A·古罗恩;J·W·斯雷特 | 申请(专利权)人: | 国际商业机器公司 |
| 主分类号: | H01L21/8234 | 分类号: | H01L21/8234;H01L21/28;H01L27/088;H01L29/06;H01L29/08;H01L29/10;H01L29/423;B82Y40/00 |
| 代理公司: | 北京市中咨律师事务所 11247 | 代理人: | 于静;张亚非 |
| 地址: | 美国*** | 国省代码: | 美国;US |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | 半导体 结构 及其 形成 方法 | ||
相关申请
本申请与共同转让并且共同悬而未决的美国专利申请No.13/692182有关,该申请通过引用的方式结合于本申请中。
技术领域
本公开涉及半导体结构,并且具体地,涉及纳米网(nanomesh)互补金属氧化物半导体场效应晶体管(MOSFET)及其制造方法。
背景技术
对于p型场效应晶体管(PFET)硅-锗合金沟道是希望的,对于n型场效应晶体管(NFET),硅沟道是希望的。特别地,硅-锗合金沟道可以提供增强的迁移率和与硅的带隙结构的价带偏移。因此,采用硅-锗合金沟道的PFET可以提供比采用硅沟道的PFET更低的阈值电压。然而,硅-锗合金中的这种价带偏移变化使得NFET的阈值电压劣化。此外,对于未掺杂的体完全耗尽场效应晶体,阈值电压调节尤其是挑战,因为掺杂不能用于调谐阈值电压。
发明内容
通过在绝缘体上硅衬底上交替生长外延硅-锗合金和无锗的硅材料,形成硅-锗合金和无锗的硅材料的交替叠层。在所述交替叠层上形成限定鳍片的掩模结构,并且随后形成第一可丢弃栅极结构和第二可丢弃栅极结构。在形成平面化电介质层之后,去除所述第一和第二可丢弃栅极结构以分别形成第一栅极腔和第二栅极腔。通过采用所述平面化层和所述限定鳍片的掩模结构作为蚀刻掩模蚀刻所述交替叠层,向下延伸所述第一和第二栅极腔。采用掩蔽蚀刻工艺,所述无锗的硅材料被各向同性蚀刻以横向扩展所述第一栅极腔并且形成包括所述硅锗合金的第一半导体纳米线阵列;并且所述硅锗合金被各向同性蚀刻以横向扩展所述第二栅极腔并且形成包括所述无锗的硅材料的第二半导体纳米线阵列。用替代栅结构填充所述第一和第二栅极腔。每个替代栅结构可以横向围绕二维半导体纳米线阵列。
根据本公开的另一个方面,提供了一种形成半导体结构的方法。形成绝缘体层上的硅锗合金和无锗的硅材料的交替叠层。在所述交替叠层上形成包括第一栅极腔和第二栅极腔的平面化电介质层。通过构图所述交替叠层的第一部分在所述第一栅极腔之下形成多个包括硅锗合金的第一半导体纳米线。通过构图所述交替叠层的第二部分在所述第二栅极腔之下形成多个包括无锗的硅材料的第二半导体纳米线。
根据本公开的另一方面,提供了包括第一场效应晶体和第二场效应晶体管的半导体结构。第一场效应晶体管包括:包含硅锗合金和无锗的硅材料的第一交替叠层的第一源极区;包含硅锗合金和无锗的硅材料的第二交替叠层的第一漏极区;多个第一沟道,位于多个包括所述硅锗合金的第一半导体纳米线中并且在所述第一源极区和所述第一漏极区之间延伸;以及围绕所述多个第一半导体纳米线中的每一个的第一栅极电极。第二场效应晶体管包括:包含硅锗合金和无锗的硅材料的第三交替叠层的第二源极区;包含硅锗合金和无锗的硅材料的第四交替叠层的第二漏极区;多个第二沟道,位于多个包括所述无锗的硅材料的第二半导体纳米线中并且在所述第二源极区和所述第二漏极区之间延伸;以及围绕所述多个第二半导体纳米线中的每一个的第二栅极电极。
附图说明
图1A是根据本发明实施例在绝缘体层上形成硅-锗合金和无锗的硅材料的交替叠层之后的示例性半导体结构的自顶向下视图。
图1B是沿着图1A的垂直面B-B′的所述示例性半导体结构的垂直横截面视图。
图2A是根据本公开实施例在形成浅沟槽隔离结构之后的所述示例性半导体结构的自顶向下视图。
图2B是沿着图2A的垂直面B-B′的所述示例性半导体结构的垂直横截面视图。
图3A是根据本公开实施例在形成多个限定鳍片的掩模结构之后的所述示例性半导体结构的自顶向下视图。
图3B是沿着图3A的垂直面B-B′的所述示例性半导体结构的垂直横截面视图。
图4A是根据本公开实施例在形成可丢弃栅极结构以及源极区和漏极区之后的所述示例性半导体结构的自顶向下视图。
图4B是沿着图4A的垂直面B-B′的所述示例性半导体结构的垂直横截面视图。
图5A是根据本公开实施例在形成平面化电介质层之后的所述示例性半导体结构的自顶向下视图。
图5B是沿着图5A的垂直面B-B′的所述示例性半导体结构的垂直横截面视图。
图6A是根据本公开实施例在去除所述第一可丢弃栅极结构之后的所述示例性半导体结构的自顶向下视图。
图6B是沿着图6A的垂直面B-B′的所述示例性半导体结构的垂直横截面视图。
图6C沿着图6A的垂直面C-C′的所述示例性半导体结构的垂直横截面视图。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于国际商业机器公司,未经国际商业机器公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201310625288.7/2.html,转载请声明来源钻瓜专利网。
- 上一篇:一种通信系统的上行信道分配方法
- 下一篇:刻蚀条件的采集方法
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造





