[发明专利]半导体器件的形成方法

说明书

一种半导体器件的形成方法，包括：提供衬底，所述衬底包括第一区域和第二区域，所述第一区域表面具有第一伪栅极结构，所述第一伪栅极结构包括位于衬底表面的第一伪栅极层，所述衬底表面具有介质层，所述介质层的表面与第一伪栅极结构的表面齐平；在所述第二区域的介质层内形成第一开口；在形成第一开口之后，去除所述第一伪栅极层，在所述介质层内形成第二开口；在所述第一开口和第二开口内形成导电层，其中，第一开口内的导电层形成器件结构，第二开口内的导电层形成第一栅极。所述形成半导体器件的方法简单。

技术领域

本发明涉及半导体制造技术领域，尤其涉及一种半导体器件的形成方法。

背景技术

随着集成电路制造技术的快速发展，促使集成电路中的半导体器件，尤其是MOS（Metal Oxide Semiconductor，金属-氧化物-半导体）器件的尺寸不断地缩小，以此满足集成电路发展的小型化和集成化的要求。在MOS晶体管器件的尺寸持续缩小的过程中，现有工艺以氧化硅或氮氧化硅作为栅介质层的工艺受到了挑战。以氧化硅或氮氧化硅作为栅介质层所形成的晶体管出现了一些问题，包括漏电流增加以及杂质的扩散，从而影响晶体管的阈值电压，进而影响半导体器件的性能。

为解决以上问题，以高K栅介质层和金属栅构成的晶体管被提出，即高K金属栅（HKMG，High K Metal Gate）晶体管。所述高K金属栅晶体管采用高K（介电常数）材料代替常用的氧化硅或氮氧化硅栅介质材料，能够在缩小晶体管尺寸的同时，减小漏电流的产生，并提高晶体管的性能。

此外，随着集成电路制造技术的发展，促使集成电路中其它的半导体器件尺寸也不断地缩小，致使以多晶硅为材料的半导体器件已无法满足日益发展的技术需求。为了克服因半导体器件的尺寸缩小所带来电阻过大、漏电流变大或重叠电容增大等问题，以金属为材料的半导体器件也相应地得到发展，以及以金属为材料的熔丝结构和电阻器件。

以熔丝结构为例，熔丝用于连接集成电路中的冗余电路，当检测发现电路具有缺陷时，这些可熔断的连接线可用于修复或取代有缺陷的电路；此外，熔丝还能够提供程序化的功能，即先将电路、器件阵列以及程序化电路在芯片上加工好，再由外部进行数据输入，通过程序化电路熔断熔丝以完成电路的设计；例如，在可编程只读存储器（ProgrammableRead Only Memory，PROM）中，通过熔断熔丝产生断路，即为状态“1”，而未断开的熔丝保持连接状态，即为状态“0”。常见的熔丝结构包括阴极和阳极、以及位于所述阴极和阳极之间的熔断区；当需要所述熔丝结构断路时，通过在所述阴极和阳极施加高压脉冲使所述熔丝结构内产生高热，从而将熔断区熔断。

然而，形成高K金属栅晶体管的工艺难以与其他半导体器件的形成工艺集成，致使半导体器件的形成工艺复杂，使生产成本提高。

发明内容

本发明解决的问题是提供一种半导体器件的形成方法，使高K金属栅晶体管的形成工艺能够与器件结构的形成工艺集成，以简化工艺，降低生产成本。

为解决上述问题，本发明提供一种半导体器件的形成方法，包括：提供衬底，所述衬底包括第一区域和第二区域，所述第一区域表面具有第一伪栅极结构，所述第一伪栅极结构包括位于衬底表面的第一伪栅极层，所述衬底表面具有介质层，所述介质层的表面与第一伪栅极结构的表面齐平；在所述第二区域的介质层内形成第一开口；在形成第一开口之后，去除所述第一伪栅极层，在所述介质层内形成第二开口；在所述第一开口和第二开口内形成导电层，其中，第一开口内的导电层形成器件结构，第二开口内的导电层形成第一栅极。

可选的，所述器件结构为熔丝结构或电阻结构，所述导电层的材料包括钨或铝。

可选的，所述第二开口的形成工艺包括：在介质层表面、以及第一开口的侧壁和底部表面形成掩膜层，所述掩膜层暴露出所述第一伪栅极层表面；以所述掩膜层为掩膜，刻蚀去除所述第一伪栅极层，在介质层内形成第二开口。

可选的，所述掩膜层的材料为钛、氮化钛、钽和氮化钽中的一种或多种组合。