[发明专利]一种消除采样和保持电路中谐波失真的电路

说明书

技术领域：

本发明涉及采样和保持电路。更特别地是，本发明涉及的电路和方法是消除采样和保持电路产生的谐波失真。 

背景技术：

采样和保持电路被广泛地用于采样电压并保持在一个恒定的水平，以至于另一个电路，如连接到采样和保持电路的模数转换器，能够测量到该电压。在许多采样和保持电路中，然而，电路元件产生的谐波失真限制了输入信号的有用电压范围，限制了输入信号的有用频率范围，并且需要一个电路设计者在电路中使用更昂贵的器件，来消除失真，否则会由低劣的元件产生失真。MOS场效应管的阈值，体效应，开关比和进程的变化，引起采样和保持电路开关中的非线性电阻特性，从而产生的失真。这种失真由采样和保持电路开关中的寄生电容产生，电荷通过其他采样和保持电路的开关注入到一些调制的开关中，在输入电源负载中的非线性负载电流是由采样和保持电路中半导体结开关和端电阻引起。 

发明内容：

综上所述，本发明提供的电路和方法的目的是为了消除采样和保持电路产生的谐波失真。 

本发明提供的电路和方法的另一个目的是为了消除采样和保持电路产生的谐波失真，该谐波失真是由采样和保持电路开关中的非线性电阻特性引起。 

本发明提供的电路和方法的另一个目的是为了消除采样和保持电路产生的谐波失真，该谐波失真是由采样和保持电路开关中的寄生电容引起。 

本发明提供的电路和方法的另一个目的是为了消除采样和保持电路产生的谐波失真，该谐波失真是由注入到采样和保持电路调制开关中的电荷引起。 

本发明提供的电路和方法的进一步目的是为了消除采样和保持电路产生的谐波失真，该谐波失真是由非线性负载电流引起，在输入电源负载中的非线性负载电流是由采样和保持电路中半导体结开关和端电阻引起。 

本发明提供的电路和方法的另一个进一步目的是为了消除采样和保持电路产生的谐波失真，该谐波失真是采样和保持电路开关中的端电阻引起。 

本发明的技术解决方案： 

根据本发明，本发明的上述目的是通过消除采样和保持电路产生的谐波失真 实现的。更特别的是，本发明的电路和方法中，采样和保持电路包含一个辅助采样部分，产生失真来抵消主要采样部分产生的失真。 

为了消除主要采样部分产生的失真，首先，电路的辅助采样部分产生抵消失真，比主要采样部分产生的失真大。当辅助采样部分产生较大的失真时，辅助采样部分采样的信号以一个尺寸比例等于主要采样部分的被保留。辅助采样部分失真和采样信号的大小被减小，以至于抵消失真在大小上等于主要采样部分的失真，因此，辅助采样部分采样的信号比主要采样部分采样的信号小。 

最后，辅助采样部分的采样信号和消除失真由主要采样部分的采样信号和消除失真去除，因此，基本上所有的失真和一部分的采样信号被消除了。在这种方式中，谐波失真是由辅助采样部分的失真抵消的。 

对比专利文献：CN2101345U无源式电源电流谐波失真抑制器91215965.0 

附图说明：

本发明的目的将在下面作详细地描述，附图将对本发明的优点作进一步的描述。部分器件的参考字符已在图中标明。 

图1是一个已知的采样和保持电路的示意图； 

图2是一个采样和保持电路示意图，它包含一个辅助采样部分，产生抵消失真； 

图3是一个已知的差分采样和保持电路的示意图； 

图4是一个差分采样和保持电路的示意图，它包含两个辅助采样部分，每个都产生抵消失真； 

图5是一个失真消除采样和保持电路示意图，其中，它使用每个主要采样部分和辅助采样部分的单输入转向开关而不是输入转向开关； 

图6是一个采样和保持电路示意图，每个主要采样部分和辅助采样部分的单输入转向开关栅极中失真的消除都是基于自举电容； 

图7是一个采样和保持电路示意图，它包含一个辅助采样部分，其中容性负载通过输入转向开关对的寄生电容来消除主要采样部分产生的失真； 

图8是一个采样和保持电路示意图，其中，辅助采样部分的采样时间通过级联取样点的使用改进； 

图9是一个采样和保持电路示意图，其中，辅助采样部分的采样时间进一步通过保持第一级联取样点上的输入转向开关接通改进； 

图10是一个采样和保持电路示意图，其中，主要采样部分的基电阻用转向 开关电阻来代替，从而更好地匹配辅助采样部分的采样时间；