[发明专利]射频收发器和基带芯片之间的串行数字接口

说明书

相关申请的交叉引用

本申请要求2012年11月27日提交的由发明人Tao Li、Hans Wang、Binglei Zhang、以及Shih Hsiung Mo发明的标题为“Serial Digital Interface Between RF Transceiver and BB Chip,”的美国临时申请61/730,333（代理人案号AVC12-1008PSP）的优先权。

技术领域

本公开整体涉及串行接口。更具体地，本公开涉及在RF收发器集成电路（IC）芯片和基带IC芯片之间使用的串行接口。

背景技术

传统的无线通信系统通常设计为适合于特定标准，例如GSM（全球移动通信系统）、宽带码分多址（W-CDMA）、（德克萨斯州Austin的Wi-Fi联盟的已注册商标）、LTE（长期演进技术），仅举几例。当前对于无线服务会聚（从而用户可以从相同的无线装置访问不同的标准）的需求推动多标准和多频段收发器的发展装置，其能够发送/接收整个无线通信频谱的无线电信号（大多数在300MHz到3.6GHz的频率范围内）。

多波段/多标准需求还推动发展无线收发器上的射频IC芯片和基带IC芯片之间的高速、低开销串行数字接口的需求。然而，由目前标准（例如，mipi.org的联盟的主页可用的DigRF^SM规范）定义的接口通常需要对射频IC芯片和基带芯片进行复杂的重新设计，并且会是能量上低效的。

发明内容

本发明的一个实施例提供在基带控制器和射频集成电路（IC）芯片之间对接的装置，其中射频集成电路芯片具有调制器和解调器。该装置包括耦合定位在射频IC芯片上的解调器的模数转换器（ADC）。ADC配置为接收来自解调器的解调模拟信号。该装置还包括配置为基于ADC的输出而生成串行数据帧的串化器、配置为发送串行数据帧到基带控制器的第一串行数据端口、以及耦合到基带控制器的控制模块。

在该实施例的变形中，该装置还包括耦合到基带控制器的串化器。串化器配置为接收来自基带控制器的串行数据，和配置为将从基带控制器接收的串行数据转换成并行数据。该装置还包括配置为将并行数据转换成模拟信号的DAC和配置为将转换后的模拟信号发送到调制器的模拟输出。

在该实施例的变形中，该装置还包括配置为在单端数字信号和差分数字信号之间转换的信号转换器。

在进一步的变形中，差分数字信号是低压差分信号传输（LVDS）信号。

在该实施例的变形中，该装置包括配置为提供时钟信号给至少ADC和串化器的时钟模块。

在该实施例的变形中，控制模块包括至少用于控制至少ADC和串化器的配置寄存器，和用于表示串行数据帧的状态的状态寄存器。

在进一步的变形中，ADC和串化器配置为由设定配置寄存器中的特定位的基带控制器切断电源。

在该实施例的变形中，控制模块通过串行外围接口耦合到基带控制器。

附图说明

图1示出传统的无线电（现有技术）的架构的图解。

图2示出根据本发明的实施例的射频IC芯片和基带芯片之间的接口架构的图解。

图3A示出根据本发明的实施例的示例性接口装置的架构的图解。

图3B示出根据本发明的实施例的示例性的由串化器生成的成帧串行数据的图解。

图4示出根据本发明的实施例的示例性SPI时序图。

图5A示出根据本发明的实施例的列举配置寄存器中的位的示例性的定义和默认值的表格。

图5B示出根据本发明的实施例的列举混合信号控制寄存器中的位的示例性的定义和默认值的表格。

图5C示出根据本发明的实施例的列举状态寄存器中的位的定义和默认值的表格。

图6A提供示出根据本发明的实施例的从基带控制器发送到接口装置的信号的示例性时序图。

图6B提供示出根据本发明的实施例的从接口装置发送到基带控制器的信号的示例性时序图。

图7A示出根据本发明的实施例的由接口装置执行的示例性的接收过程的流程图。

图7B示出根据本发明的实施例的由接口装置执行的示例性的发送发送过程的流程图。

具体实施方式