[发明专利]基于ARM和FPGA的便携式多通道音频数据采集器

权利要求书

1.一种基于ARM和FPGA的便携式多通道音频数据采集器，其特征在于，包括信号调理模块、ADC转换模块、FPGA采集处理模块、SDRAM 数据缓冲模块、ARM控制处理模块和SD卡接口模块，所述信号调理模块的输入端连接音频输入装置，所述信号调理模块的输出端连接ADC转换模块的输入端，所述ADC转换模块的输出端连接FPGA采集处理模块的输入端，所述FPGA采集处理模块和SDRAM 数据缓冲模块连接，且该FPGA采集处理模块和ARM控制处理模块连接，所述ARM控制处理模块上连接SD卡接口模块。

2.根据权利要求1所述的基于ARM和FPGA的便携式多通道音频数据采集器，其特征在于，所述ADC转换模块采用CS5341芯片，所述FPGA采集处理模块采用EP4CE22芯片，所述ARM控制处理模块采用STM32F103芯片。

3.根据权利要求2所述的基于ARM和FPGA的便携式多通道音频数据采集器，其特征在于，所述EP4CE22芯片和CS5341芯片的三个时钟信号管脚mclk、sclk和lrclk间分别串联电阻R16、电阻R18和电阻R19，CS5341芯片的FLLT+管脚和REF_GND管脚间并联电容C14和电容C15。

4.根据权利要求3所述的基于ARM和FPGA的便携式多通道音频数据采集器，其特征在于，所述电容C15大小为0.01μF。

5.根据权利要求1或2所述的基于ARM和FPGA的便携式多通道音频数据采集器，其特征在于，

所述信号调理模块对输入的音频信号进行幅度调整、阻抗变换以及直流偏置设置，使音频信号满足 ADC转换模块的模拟信号输入电平标准；

所述FPGA采集处理模块控制ADC转换模块进行音频采集，并将采集到的数据缓存到SDRAM 数据缓冲模块中，FPGA采集处理模块的内部逻辑电路产生写入和读出地址；

当SDRAM 数据缓冲模块中的音频数据存储到设定的数据帧长度时，由FPGA采集处理模块计数产生一个中断信号，触发ARM控制处理模块读取音频数据。