[发明专利]一种多片信号转换器的相位同步方法、装置及FPGA控制器

说明书

技术领域

本发明涉及信号转换技术领域，更具体地说，涉及一种多片信号转换器的相位同步方法、装置及FPGA（Field Programmable Gate Array，现场可编程门阵列）控制器。

背景技术

目前，信号转换器主要包括DAC（Digital to Analog Converter，数模转换器），和ADC（Analog to Digital Converter，模数转换器）。随着信号处理技术的迅速发展及半导体工艺技术的发展，信号处理器件的性能全面提高，高速DAC和高速ADC在众多领域得到了广泛应用。

图1示出了高速DAC的内部电路结构，主要包括：LVDS（Low Voltage Differential Signaling，低电压差分信号）数据接收单元，时钟分频单元（CLOCK DIVIDER）和DAC内核（DAC CORE）；DAC的采样时钟（sample clock）经过时钟分频单元后产生LVDS数据接收单元的参考时钟CLK_R和CLK_F，以及一个随路数据参考时钟DCO（Digital Clock Out）；LVDS数据接收单元负责正确接收数据并将数据送至DAC内核；DAC内核完成数字到模拟的转换，输出模拟信号。

DAC的整个工作流程涉及到两个时钟域，数字时钟域（LVDS数据接收单元时钟）和模拟时钟域（DAC内核时钟）。当涉及到多片DAC的应用时，目前需要考虑多片DAC之间的相位同步；多片DAC在同步时，数字时钟域和模拟时钟域的时钟相位都必须相同；即多片DAC的采样时钟必须是同频同相的，且多片DAC的内嵌LVDS数据接收单元的时钟也必须是同频同相的。

然而目前普遍存在这种现象：DAC的内嵌LVDS数据接收单元的时钟是由DAC内嵌的时钟分频单元分频得到，由于每片DAC的内嵌时钟分频单元的计数起始时刻是互相独立的，因此多片DAC的时钟分频单元的输出时钟相位关系是随机的，从而导致多片DAC不同步。同理，多片ADC也存在类似的不同步问题。

现有技术可通过产生一个同步的复位信号，该复位信号同时对多片信号转换器（如多片DAC和多片ADC）内部的时钟分频单元进行复位，使时钟分频单元的分频计数器同步计数，从而使多片信号转换器的数字域时钟相位一致，解决上述技术问题。

本发明的发明人在实现本发明的过程中发现：现有产生一个同步的复位信号，使用该复位信号同时对多片信号转换器内部的时钟分频单元进行复位的方式，需要使得复位信号与信号转换器内嵌的时钟分频单元之间有严格的时序要求；同时信号转换器在设计时，需要提供对应的复位引脚及时钟复位功能，但是现有信号转换器并没有该复位引脚及时钟复位功能。

可以看出，使用复位信号同时对多片信号转换器内部的时钟分频单元进行复位的方式，需要使得复位信号与信号转换器内嵌的时钟分频单元之间有严格的时序要求，同时要求信号转换器提供对应的复位引脚及时钟复位功能，这在实现上具有一定的困难。

发明内容

有鉴于此，本发明实施例提供一种多片信号转换器的相位同步方法、装置及FPGA控制器，以解决现有技术在实现多片信号转换器的数字域时钟相位一致上，需要使得复位信号与信号转换器内嵌的时钟分频单元之间有严格的时序要求，及需要信号转换器提供复位引脚及时钟复位功能，所带来的实现上的困难的问题。

为实现上述目的，本发明实施例提供如下技术方案：

一种多片信号转换器的相位同步方法，包括：

可调延时单元接收多片信号转换器中的任一信号转换器的随路数据时钟DCO信号；

局部时钟缓冲器对所述可调延时单元接收的DCO信号进行分频，以通过分频后的信号驱动多个随路时钟接收模块接收所述多片信号转换器的各信号转换器的DCO信号，一个随路时钟接收模块接收一个信号转换器的DCO信号，所述多个随路时钟接收模块的数量与所述多片信号转换器的数量相同；

各随路时钟接收模块将所接收的DCO信号发送至相位检测逻辑单元，其中多片信号转换器中设置有一个主片信号转换器，除主片信号转换器外的其余信号转换器为从片信号转换器；

所述相位检测逻辑单元比对主片信号转换器的DCO信号，与从片信号转换器的DCO信号的相对相位关系，将所述相对相位关系发送至信号转换器控制单元；

所述信号转换器控制单元根据所述相对相位关系，将与主片信号转换器的DCO信号的相位不同步的从片信号转换器的DCO信号的相位，调整为与所述主片信号转换器的DCO信号的相位相同步。