[发明专利]一种贱金属内电极叠层片式ZnO压敏电阻器及其制备方法

说明书

技术领域

本发明属于电子陶瓷元件制备技术领域，更具体地，涉及一种贱金属内电极叠层片式ZnO压敏电阻器及其制备方法。

背景技术

压敏电阻器是利用材料的非线性I-V（电流-电压）特性制备的一种无源电子元器件，主要用于过压保护和稳压。氧化锌（ZnO）压敏陶瓷自从1968年日本松下公司首次研制成功以来，以其优良的非线性特性迅速成为制造压敏电阻器的主导材料。

压敏电阻器的片式化始于1981年，日本松下公司首先报道，采用陶瓷生坯叠片技术和铂（Pt）内电极，成功开发了ZnO系低压叠层片式压敏电阻器。日本TDK、日本三菱，台湾立昌、佳邦，德国EPCOS等都对叠层片式压敏电阻进行了持久的研究工作。本世纪初，AVX、TDK、LITTELFUSE、AMOTECH及EPCOS等公司相继开发出了0402型叠层片式压敏电阻器。日本村田公司和松下公司研发出了几何尺寸更小的0201型片式压敏电阻器，其压敏电压低至2.5V，满足了不同性能和结构的半导体器件的ESD防护要求。总的来说，近些年来国外对片式压敏电阻器的研究已日臻成熟，不管是在片式压敏电阻的材料基础研究方面还是在其精密制造工艺上都取得了显著的成效。

目前叠层片式压敏电阻器主要采用减小ZnO压敏电阻器单层薄膜内晶粒个数的方法来降低压敏电压。目前单层压敏电阻器膜厚一般在1mm左右，而通常多层片式ZnO电阻每层膜厚可低至40μm，2010年台湾国立大学报道了烧结后每层层厚约8μm，每层晶粒1-2个的叠层片式压敏电阻。在膜厚一定的情况下还可增大ZnO的平均晶粒尺寸，可通过提高烧结温度延长烧结时间、添加助烧剂、籽晶法来实现。目前叠层片式压敏元件主要采用ZnO材料体系，以贵金属银（Ag）、钯（Pd）等为内电极，在空气中一次烧成的方法制备。

随着层厚的减小，层数的增加，内电极材料在叠层片式低压压敏电阻中所占的比重越来越大。一般ZnO压敏电阻材料的烧结温度高于1000℃，必须使用高熔点合金Ag/Pd(摩尔比例为30:70)作为其内电极材料，该部分占了总成本的50%以上。此外，ZnO-Bi₂O₃系材料中的Bi₂O₃组分在烧结过程中极易挥发，且易和电极材料中的Pd发生反应，降低器件性能。许多研究者和生产厂家都在研究以价格较低的纯银（Ag）、铜（Cu）来代替目前Ag/Pd内电极。本世纪来，由于Pd等贵金属电极价格急剧上涨，这种方法制备的叠层片式压敏电阻成本太高，各大公司纷纷寻找降低成本的方法。Lavrov等采用电沉积法实现了Cu与ZnO压敏陶瓷的共烧兼容，但制备方法非常复杂；常州星翰科技有限公司于2011年公布了关于采用纯Ag电极替代Ag/Pd制备氧化锌变阻器的专利，但Ag电极成本仍然较高；日本TDK、松下等公司的JP2002222703A、JP2005085780A等专利以及美国专利US20070273468等均提出采用SrTiO₃材料体系，以贱金属为内电极，采用还原再氧化的制备方法实现贱金属内电极的叠层片式压敏电阻，但是其难以克服的缺陷是压敏电阻的非线性系数非常低（10以下），限制了压敏电阻的应用领域。

发明内容

本发明的目的在于制备出贱金属内电极叠层低压压敏电阻，同时满足高非线性系数、低压敏电压的电性能要求。本发明采用贱金属材料镍（Ni）制备出内电极浆料，取代Ag、Pd等贵金属材料，为防止贱金属内电极氧化，含有贱金属内电极的叠层片式压敏电阻陶瓷坯片需在保护气氛下高温共烧；之后在氧化气氛下较低温度烧渗端银电极。

为实现上述目的，按照本发明的一个方面，提供了一种贱金属内电极叠层片式ZnO压敏电阻器的制备方法，包括以下步骤：

（1）将氧化锌（ZnO）和氧化铋（Bi₂O₃）的混合物中掺入锰（Mn）和钴（Co）的氧化物，加去离子水进行球磨混合后，将所得浆料进行烘干、过筛得到粉体；其中，所述ZnO的摩尔分数为93%-98.7%，Bi₂O₃的摩尔分数为0.2%-5%，所述Mn和Co的氧化物摩尔分数均为0.01%-5%；

（2）在上述粉体中加入分散剂、消泡剂、溶剂和粘合剂，然后球磨混合，得到流延浆料；

（3）将上述流延浆料采用流延成型方法制备出坯体，并以贱金属镍（Ni）为内电极，叠层、压片和切片，得到成型样品；

（4）将成型的样品在保护性气氛中850-1150℃烧结，得到片式陶瓷电阻；