[发明专利]硅和硅锗纳米线的形成

说明书

本发明提供了一种或多种半导体布置以及用于形成这种半导体布置的技术。例如，利用一个或多个硅和硅锗叠层，以形成包括锗纳米线沟道的PMOS晶体管和包括硅纳米线沟道的NMOS晶体管。在一个实例中，氧化第一硅和硅锗叠层，以将硅转化为氧化硅区，去除氧化硅区以形成PMOS晶体管的锗纳米线沟道。在另一个实例中，去除第二硅和硅锗叠层内的硅锗层，以形成NMOS晶体管的硅纳米线沟道。具有锗纳米线沟道的PMOS晶体管和具有硅纳米线沟道的NMOS晶体管作为单次制造工艺的一部分而形成。

技术领域

本发明总体涉及半导体，更具体地，涉及半导体的布置以及形成方法。

背景技术

诸如FinFET晶体管的晶体管包括源极区、漏极区以及位于源极区和漏极区之间的沟道区。晶体管包括控制沟道区以使晶体管工作的栅极区。可以在沟道区的一个或多个表面周围形成栅极区，所以与仅受与2D平面晶体管相关的2D栅极区控制形成对比，晶体管可以受3D栅极区控制，这使得栅极区对沟道区的控制增强。

发明内容

根据本发明的一个方面，提供了一种半导体布置，包括第一纳米线晶体管和第二纳米线晶体管。第一纳米线晶体管，包括：第一锗纳米线沟道，形成在第一源极区和第一漏极区之间；和第一栅极结构，形成在第一锗纳米线沟道周围；以及第二纳米线晶体管，包括：第一硅纳米线沟道，形成在第二源极区和第二漏极区之间。

优选地，第一纳米线晶体管包括：第二锗纳米线沟道，形成在第一源极区和第一漏极区之间，在第二锗纳米线沟道周围形成第一栅极结构的至少一部分。

优选地，第二纳米线晶体管包括：第二栅极结构，形成在第一硅纳米线沟道周围。

优选地，第二纳米线晶体管包括：第二硅纳米线沟道，形成在第二源极区和第二漏极区之间，在第二硅纳米线沟道周围形成第二栅极结构的至少一部分。

优选地，第一纳米线晶体管被形成为PMOS晶体管，第一锗纳米线沟道被形成为PMOS晶体管的P沟道，第二纳米线晶体管被形成为NMOS晶体管，并且第一硅纳米线沟道被形成为NMOS晶体管的N沟道。

优选地，第一栅极结构形成在第一锗纳米线沟道的第一表面、第一锗纳米线沟道的第二表面以及第一锗纳米线沟道的第三表面周围；以及形成在第二锗纳米线沟道的第一表面和第二锗纳米线沟道的第二表面周围。

优选地，第一栅极结构的第一栅极高度小于第二栅极结构的第二栅极高度。

优选地，该半导体布置，包括：界面层，形成在第一锗纳米沟道和第一栅极结构之间。

优选地，该半导体布置，包括：高k介电层，形成在第一锗纳米线沟道和第一栅极结构之间。

根据本发明的另一方面，提供了一种用于形成半导体布置的方法，包括：在衬底上方形成第一硅和硅锗叠层，第一硅和硅锗叠层包括第一硅层和第一硅锗层；邻近第一硅和硅锗叠层的第一侧形成第一源极区；邻近第一硅和硅锗叠层的第二侧形成第一漏极区；氧化第一硅和硅锗叠层以形成第一锗纳米线沟道，氧化包括将第一硅层和第一硅锗层中的硅转化为氧化硅区，第一锗纳米线沟道形成在第一源极区和第一漏极区之间；去除氧化硅区；在第一锗纳米线沟道周围形成第一栅极结构，以形成第一纳米线晶体管；以及形成包括第一硅纳米线沟道的第二纳米线晶体管。

优选地，形成第二纳米线晶体管包括：在衬底上方形成第二硅和硅锗叠层，第二硅和硅锗叠层包括第二硅层和第二硅锗层；邻近第二硅和硅锗叠层的第一侧形成第二源极区；邻近第二硅和硅锗叠层的第二侧形成第二漏极区；从第二硅和硅锗叠层中去除第二硅锗层，以形成第一硅纳米线沟道，第一硅纳米线沟道形成在第二源极区和第二漏极区之间；以及在第一硅纳米线沟道周围形成第二栅极结构，以形成第二纳米线晶体管。

优选地，该方法包括：在第一纳米线晶体管内，由第一硅和硅锗叠层形成第二锗纳米线沟道。