[发明专利]一种超低功耗高性能的上电复位电路

权利要求书

1.一种超低功耗高性能的上电复位电路，包括计数器复位信号产生电路、环形振荡电路、计数器电路、组合逻辑电路及复位端电路；其特征在于：所述计数器信号产生电路与计数器电路电连接；所述计数器电路分别与环形振荡电路、组合逻辑电路电连接；所述环形振荡电路与组合逻辑电路电连接；所述环形振荡电路、组合逻辑电路分别与复位端电路电连接；

所述计数器复位信号产生电路包括晶体管M0、晶体管M1、晶体管M2、晶体管M4、电容C0、电源电压Vdd及接地端GND；所述晶体管M0的源极S分别与电源电压Vdd、晶体管M2的栅极G、晶体管M1的源极S电连接；所述晶体管M0的漏极D分别与电容C0的正极、晶体管M2的源极S、晶体管M1的栅极G电连接；所述晶体管M0的栅极G接地；所述电容C0的负极接地；所述晶体管M1的漏极D接地；所述晶体管M1的漏极D与晶体管M3的漏极D电连接；所述晶体管M3的漏极D与晶体管M3的栅极G电连接；所述晶体管M3的源极S接地；所述晶体管M1漏极D与晶体管M3漏极D的连接线上设有一个复位引出端RESET；

所述计数器电路由6个计数器组成，即计数器I0、I41、I43、I42、I47、I46；所述计数器I0、I41、I43、I42、I47、I46上均设有五个连接端口，这五个连接端口，分别是RESET端口、D端口、QB端口、CLK端口、Q端口；所述计数器I0、I41、I43、I42、I47、I46的RESET端均分别与计数器复位信号产生电路的复位引出端RESET电连接；所述计数器I0、I41、I43、I42、I47、I46的D端口均与其自身的QB端口电连接；所述计数器I0的Q端口与计数器I41的CLK端口电连接，并在接线端设有信号引出接口CLK2；所述计数器I41的Q端口与计数器I43的CLK端口电连接，并在接线端设有信号引出接口CLK4；所述计数器I43的Q端口与计数器I42的CLK端口电连接，并在接线端设有信号引出接口CLK8；所述计数器I42的Q端口与计数器I47的CLK端口电连接，并在接线端设有信号引出接口CLK16；所述计数器I47的Q端口与计数器I46的CLK端口电连接，并在接线端设有信号引出接口CLK32；所述计数器I46的Q端设有信号引出接口CLK64；

所述环形振荡器电路包括振荡器I29、反相器I22、反相器I27、反相器I21及反相器I23；所述振荡器I29的2端口与反相器I23的1端口电连接；所述振荡器I29的1端口分别与计数器I0的CLK端口、反相器I22的2端口电连接；所述反相器I22的1端口与反相器I27的2端口电连接；述反相器I27的1端口与反相器I21的2端口电连接；述反相器I21的1端口与反相器I23的2端口电连接；

所述组合逻辑电路包括振荡器I16、振荡器I18、振荡器I19、反相器I15及反相器I17；所述振荡器I18的2端口与信号引出接口CLK2电连接；所述振荡器I18的3端口与信号引出接口CLK4电连接；所述振荡器I16的4端口与信号引出接口CLK8电连接；所述振荡器I18的1端口与反相器I17的2端口电连接；所述反相器I17的1端口与振荡器I19的2端口电连接；所述振荡器I19的1端口与振荡器I29的3端口电连接，并设有信号引出端CTRL；所述振荡器I19的2端口与反相器I15的1端口电连接；所述反相器I15的2端口与振荡器I16的1端口电连接；所述振荡器I16的2端口与信号引出接口CLK16电连接；所述振荡器I16的3端口与信号引出接口CLK32电连接；所述振荡器I16的4端口与信号引出接口CLK64电连接；

所述复位端电路包括复位端RST、缓冲器I26及缓冲器I24；所述复位端RST与缓冲器I24的1端口电连接；所述缓冲器I24的2端口与缓冲器I26的1端口电连接；所述缓冲器I26的2端口与信号引出端CTRL电连接。

2.根据权利要求1所述的所述一种超低功耗高性能的上电复位电路，其特征在于：所述晶体管M0、晶体管M1、晶体管M2均为PMOS管；所述晶体管M0的开启电压要大于晶体管M1，晶体管M1的开启电压与晶体管M2的开启电压相等；所述晶体管M4为NMOS管。

3.根据权利要求1所述的所述一种超低功耗高性能的上电复位电路，其特征在于：所述计数器I0、I41、I43、I42、I47、I46均为高电平触发，且计数器的最大计数值为64。