[发明专利]射频LDMOS器件及工艺方法

说明书

技术领域

本发明涉及半导体领域，特别是指一种射频LDMOS器件，本发明还涉及所述射频LDMOS器件的工艺方法。

背景技术

射频LDMOS（LDMOS：Laterally Diffused Metal Oxide Semiconductor）器件是半导体集成电路技术与微波电子技术融合而成的新一代集成化的固体微波功率半导体产品，具有线性度好、增益高、耐压高、输出功率大、热稳定性好、效率高、宽带匹配性能好、易于和MOS工艺集成等优点，并且其价格远低于砷化镓器件，是一种非常具有竞争力的功率器件，被广泛用于GSM、PCS、W-CDMA基站的功率放大器，以及无线广播与核磁共振等方面。

在射频LDMOS的设计过程中，要求大的击穿电压BV和小的导通电阻Rdson，同时，为获得良好的射频性能，要求其输入电容Cgs和输出电容Cds也要尽可能小，从而减小寄生电容对器件增益与效率的影响。较高的击穿电压有助于保证器件在实际工作时的稳定性，如工作电压为50V的射频LDMOS器件，其击穿电压需要达到110V以上。而导通电阻Rdson则会直接影响到器件射频特性，如增益与效率等特性。为了实现较高的击穿电压(110V以上)，一般射频LDMOS管结构如图1所示，其中1是P型衬底，10是P型外延，11是P型体区，12是N型漂移区，23是源区，21是漏区。图中最显著的特征是具有两层的法拉第环（G-Shield）17，这种两层的法拉第环结构有利于电场更均匀地分布，但是在制造工艺上，两层法拉第环结构也对应着两次的金属淀积，工艺过程较为复杂。

发明内容

本发明所要解决的技术问题是提供一种射频LDMOS器件，其具有沟槽型的单层法拉第环。

本发明所要解决的另一技术问题是提供所述射频LDMOS器件的工艺方法。

为解决上述问题，本发明所述的射频LDMOS器件，在P型衬底上具有P型外延，所述P型外延中具有P型体区，以及位于P型体区中的重掺杂P型区和所述射频LDMOS器件的源区；

所述P型外延中还具有轻掺杂漂移区，轻掺杂漂移区中具有所述LDMOS器件的漏区；

所述P型体区与轻掺杂漂移区之间的硅表面具有栅氧及覆盖在栅氧之上的多晶硅栅极；

在P型体区远离轻掺杂漂移区的一侧具有穿通外延层且其底部位于P型衬底的钨塞，钨塞上端连接所述重掺杂P型区；

所述轻掺杂漂移区中刻蚀有两个不同尺寸的沟槽，且轻掺杂漂移区和多晶硅栅极上覆盖氧化硅，氧化硅填满距多晶硅栅极较远的沟槽，不填满距多晶硅栅极较近的沟槽，轻掺杂漂移区及部分多晶硅栅极上方的氧化硅上覆盖金属形成法拉第环。

进一步地，所述的轻掺杂漂移区中的两个不同尺寸的沟槽，其中一个距多晶硅栅极较近的沟槽，其距离多晶硅栅极侧边沿0.4～1μm，沟槽开口宽度0.4～1.2μm；另一个沟槽距前述沟槽边沿0.2～0.8μm，沟槽开口宽度0.4～1.2μm；所述的两沟槽深度为

一种射频LDMOS器件的工艺方法，包含如下工艺步骤：

第1步，在P型衬底上形成P型外延，生长栅氧并淀积多晶硅后，光刻及刻蚀形成多晶硅栅极；

第2步，利用光刻定义在轻掺杂漂移区的区域进行刻蚀形成两个不同尺寸的沟槽；

第3步，利用光刻胶定义出轻掺杂漂移区，进行一次轻掺杂离子注入；

第4步，形成P型体区，并离子注入形成将P型体区引出的重掺杂P型区，以及射频LDMOS器件的源区及漏区；

第5步，整个器件表面淀积氧化层，所述氧化层不填满距多晶硅栅极较近的沟槽，离多晶硅栅极较远的沟槽完全填满；

第6步，淀积金属层并刻蚀，形成法拉第环结构；制作钨塞。

进一步地，所述第2步中，距多晶硅栅极较近的沟槽，其距离多晶硅栅极侧边沿0.4～1μm，沟槽开口宽度0.4～1.2μm；另一个沟槽距前述沟槽边沿0.2～0.8μm，沟槽开口宽度0.4～1.2μm；所述的两沟槽深度为

进一步地，所述第3步中，N型漂移区注入杂质为磷或砷，注入能量为50～300KeV，注入剂量为5x10¹¹～4x10¹²cm^-2。