[发明专利]高压晶体管的衬底驱动器和驱动高压晶体管的衬底的方法

说明书

技术领域

本申请讨论了高压晶体管的衬底驱动器和驱动高压晶体管的衬底的方法，并且具体地，讨论了用于驱动高压晶体管的衬底的装置和方法。

背景技术

用于控制高压晶体管开关的电路需要能够承受高电压，以提供某些鲁棒控制电路。因此，高压晶体管的控制电路通常使用高额定电压的元件，这些元件成本高，占用较大的器件面积，而提供较差的性能。

发明内容

除了其他方面以外，本申请讨论了用于利用具有低额定电压的栅极的晶体管来驱动高压晶体管的衬底的装置和方法。在一个示例中，一种用于高压晶体管的衬底驱动器，所述高压晶体管被配置为在低阻抗状态下，将输入端子与输出端子耦合，并且被配置为在高阻抗状态下，将所述输入端子与所述输出端子隔离，所述衬底驱动器包括：输出端，其被配置为耦合到所述高压晶体管的衬底；提取电路，其被配置为当选通门开关处于高阻抗状态时，将所述高压晶体管的衬底耦合到所述输入端子处的输入电压或所述输出端子处的输出电压；以及旁路电路，其被配置为当所述高压晶体管处于低阻抗状态时，将所述衬底驱动器的输出端耦合到所述输出电压。

本申请还讨论了一种用于驱动高压场效应晶体管FET的衬底的方法，所述高压FET被配置为在低阻抗状态下，将输入端子与输出端子耦合，并且被配置为在高阻抗状态下，将所述输入端子与所述输出端子隔离，所述方法包括：在衬底驱动器电路处接收低压使能信号，所述低压使能信号被配置为在低阻抗状态下建立所述高压FET；在旁路电路的栅极节点处接收所述低压使能信号；以及利用串联耦合在所述高压FET的输出节点与衬底之间的所述旁路电路的第一横向扩散晶体管和第二横向扩散晶体管，来将所述高压FET的输出端子耦合到所述高压FET的衬底。

本申请进一步讨论了一种高压晶体管开关系统，包括：高压场效应晶体管，其被配置为在低阻抗状态下，将输入端子与输出端子耦合，并且被配置为在高阻抗状态下，将所述输入端子与所述输出端子隔离；以及衬底驱动器，其被配置为驱动所述高压场效应晶体管的衬底，所述衬底驱动器包括：输出端，其被配置为耦合到所述高压场效应晶体管的衬底；提取电路，所述提取电路被配置为当选通门开关处于高阻抗状态时，将所述高压晶体管的衬底耦合到所述输入端子处的输入电压或所述输出端子处的输出电压；以及旁路电路，其被配置为当所述高压晶体管处于低阻抗状态时，将所述衬底驱动器的输出端耦合到所述输出电压。

这部分旨在提供对本专利申请的主题的概述。这部分并非旨在提供本发明的排他性的或详尽的说明。本文包括了详细的描述，以提供关于本专利申请的进一步信息。

附图说明

图1大体示出了高压晶体管选通门系统，其包括示例性的衬底驱动器；

图2大体示出了用于高压晶体管开关的示例性衬底驱动器。

具体实施方式

本申请的某些实施例可允许具有低压栅极的器件被用来驱动高压FET的衬底。一些示例可在FET被启用的情况下，使体效应最小。当FET被禁用时，衬底-源极二极管和衬底-漏极二极管可被反向偏置。

图1大体示出了高压晶体管选通门（pass gate）系统100，其包括示例性的衬底驱动器。在某些示例中，高压晶体管选通门系统100可包括：高压晶体管101、使能控制逻辑102以及衬底驱动器103。使能控制逻辑102响应于使能信号（ENABLE），利用耦合到高压晶体管101的栅极的输出端来对高压晶体管101在高阻抗状态与低阻抗状态之间进行切换。在某些示例中，高阻抗状态将高压晶体管101的输入端子与高压晶体管的输出端子隔开。在一些示例中，使能控制逻辑102可包括额外的输入端，额外的输入端包括，但不限于，供电电压输入端，用于接收高压晶体管101的输入端子处的输入电压（V_IN）的输入端，用于接收高压晶体管101的输出端子处的输出电压（V_OUT）的输入端，或其组合。

在某些示例中，衬底驱动器103可将高压晶体管的衬底耦合到一电压上，所述电压改善该高压晶体管的性能。在一些示例中，具有低压栅极的器件可被用于驱动高压晶体管101的衬底，以使高压晶体管101的体二极管效应最小，例如，当高压晶体管101被启用或处于低阻抗状态时，使体效应最小，并且，当高压晶体管101被禁用或处于高阻抗状态时，维持高压晶体管101的衬底源极二极管和衬底漏极二极管处于反向偏置。在一些示例中，衬底驱动器103可包括额外的输入端，额外的输入端包括，但不限于，供电电压输入端。