[发明专利]具有自对准气隙的半导体器件及其制造方法

说明书

一种制造半导体器件的方法包括以下步骤：在衬底之上形成多个半导体结构；在半导体结构之上形成层间电介质层；刻蚀层间电介质层，并且在半导体结构之间限定开口部分以暴露衬底的表面；在开口部分的侧壁上形成牺牲间隔件；在开口部分中形成导电层图案；以及使导电层图案和牺牲间隔件相互反应，并且在开口部分的侧壁上限定气隙。

相关申请的交叉引用

本申请要求2012年12月28日提交的韩国专利申请第10-2012-00157376号的优先权，其全部内容通过引用并入本文。

技术领域

本发明的示例性实施例涉及一种半导体器件，更具体地，涉及一种具有自对准气隙的半导体器件以及一种用于制造所述半导体器件的方法。

背景技术

通常，半导体器件包括第一导电结构和第二导电结构，其中每个第二导电结构例如形成在两个第一导电结构之间，并且在第一导电结构和第二导电结构之间插入有电介质层。例如，第一导电结构可以包括栅、位线、金属线等，第二导电结构可以包括接触插塞、储存节点接触插塞、位线接触插塞、通孔等。

随着半导体器件高度集成，第一导电结构与第二导电结构之间的距离逐渐地减小。正因如此，第一导电结构与第二导电结构之间的寄生电容增加。随着寄生电容增加，半导体器件的操作速度降低，并且其刷新特性恶化。

为了减小寄生电容，已提出一种用于降低电介质层的介电常数的方法。半导体器件中通常使用的电介质层包括氧化硅或氮化硅。氧化硅的介电常数可以约为4，氮化硅的介电常数可以约为7。

因为氧化硅和氮化硅仍然具有高介电常数，所以在减小寄生电容上可能存在限制。虽然已开发出具有相对较低介电常数的物质，但是事实上这些物质的介电常数并不是很低。

发明内容

各种实施例针对一种可以减小相邻导电结构之间的寄生电容的半导体器件以及一种用于制造所述半导体器件的方法。

在本发明的一个示例性实施例中，一种制造半导体器件的方法可以包括以下步骤：在衬底之上形成多个半导体结构；在半导体结构之上形成层间电介质层；刻蚀层间电介质层，由此在半导体结构之间限定开口部分；在开口部分的侧壁上形成牺牲间隔件；在开口部分中形成导电层图案；以及使导电层图案和牺牲间隔件相互反应，由此在开口部分的侧壁上限定气隙。牺牲间隔件可以包括第一可硅化物质，导电层图案可以包括第二可硅化物质。牺牲间隔件可以包括多晶硅层，导电层图案可以包括可硅化金属层。限定气隙可以包括执行退火以及使导电层图案和牺牲间隔件硅化。

在本发明的另一个示例性实施例中，一种制造半导体器件的方法可以包括以下步骤：在衬底之上形成半导体结构；在半导体结构之间限定开口部分；在开口部分的侧壁上形成凹陷的牺牲间隔件，其中凹陷的牺牲间隔件包括第一可硅化物质；在开口部分中形成凹陷的插塞，其中凹陷的插塞包括第二可硅化物质；形成防硅化层以覆盖凹陷的插塞和凹陷的牺牲间隔件；在防硅化层之上形成第二插塞；以及使第一可硅化物质和第二可硅化物质相互反应，由此在开口部分的侧壁上限定气隙。第一可硅化物质可以包括多晶硅层。第二可硅化物质可以包括可硅化金属层。限定气隙可以包括执行退火以及使第一可硅化物质和第二可硅化物质硅化。防硅化层可以包括金属氮化物。

在本发明的另一个实施例中，一种制造半导体器件的方法可以包括以下步骤：在衬底中形成掩埋栅电极；在掩埋栅电极之间的衬底之上形成金属衬垫；在包括金属衬垫的整个表面之上形成层间电介质层；在层间电介质层之上形成位线结构；在位线结构的侧壁上形成间隔件；在位线结构之间限定储存节点接触孔，以暴露金属衬垫；在储存节点接触孔的侧壁上形成牺牲间隔件，其中牺牲间隔件包括硅；在储存节点接触孔中形成储存节点接触插塞，其中储存节点接触插塞包括可硅化金属；以及将硅和可硅化金属硅化，由此在储存节点接触孔的侧壁上限定气隙。可以经由退火来执行硅和可硅化金属的硅化。每个牺牲间隔件可以包括多晶硅层。可硅化金属可以包括钛、钨或铂。