[发明专利]半导体存储系统及其操作方法

说明书

相关申请的交叉引用

本申请要求2012年12月13日提交的申请号为10-2012-0145329的韩国专利申请的优先权，其全部内容通过引用合并于此。

技术领域

本发明的示例性实施例涉及一种半导体设计技术，更具体而言，涉及一种经由通道交换信号的半导体存储系统及其操作方法。

背景技术

包括双倍数据速率同步动态随机存取存储器（DDR SDRAM）的半导体器件正沿着各种方向发展以满足用户的需求，并且半导体器件的封装技术的发展也在进行中。近来，作为封装技术中的一种，提出了多芯片封装（MCP）。根据多芯片封装，多个半导体芯片被封装来配置成单个芯片，其中，可以利用存储芯片的存储功能来增加存储容量、或者利用半导体芯片的各种非存储功能来改善所期望的性能。多芯片封装可以根据其配置而分类为单层型多芯片封装和多层型多芯片封装。在单层型多芯片封装中，多个半导体芯片并排配置在平面上。在多层型多芯片封装中，多个半导体芯片垂直地层叠。

以往，当多个半导体芯片被实施为多层型多芯片封装时，每个半导体芯片的输入/输出端子通过导线接合（wire bonding）来实施。然而，在利用导线接合时，由此实施的芯片会具有噪声并且在高速操作中具有缺陷。近来，已利用片上芯片（chip-on-chip）封装技术来替代导线接合。

根据片上芯片封装技术，每个半导体芯片具有凸块焊盘，所有半导体芯片的凸块焊盘的设置是相同的，从而半导体芯片可以通过相同设置的凸块彼此垂直地层叠和连接。当利用这种片上芯片封装技术时，可以实现高速操作，并且也可以减少功耗。另外，片上芯片封装技术可以使多芯片封装的整个面积最小化，因此，片上芯片封装技术是近来备受瞩目的技术之一。

图1是说明现有的半导体存储系统的框图。

参见图1，半导体存储系统包括存储器控制器件110和多个存储器件121至124。

存储器控制器件110与多个存储器件121至124传送/接收各种信号，其中，信号可以包括例如命令、地址、数据等。存储器控制器件110具有传送/接收这种信号的通道。在下文中，为了便于描述，作为实例，假设存储器控制器件110具有第一通道111和第二通道112，每个通道具有2n个传输线（这里的n是自然数）。另外，第一存储器件121和第二存储器件122被存储器控制器件110控制，并且第一存储器件和第二存储器件中的每个与第一通道111所包含的n个传输线连接。第三存储器件123和第四存储器件124也被存储器控制器件110控制，并且第三存储器件和第四存储器件中的每个与第二通道112所包含的n个传输线连接。

此外，作为用户针对存储器控制器件110的期望操作的输入的响应，存储器控制器件110控制多个存储器件121至124。在这种情况下，存储器控制器件110确定信号传送带宽并且选择和激活适当的通道。也就是说，根据存储器控制器件110的控制，可以设定成利用第一通道111和第二通道112这两个，或仅利用第一通道111和第二通道112中的任意一个。另外，可以将激活的通道的信号传送带宽设定成“n”或“2n”。

然而，当将每个通道的信号传送带宽设定成“n”时，也就是说，当仅利用第一存储器件121和第二存储器件122中的任意一个存储器件，并且仅利用第三存储器件123和第四存储器件124中的一个存储器件时，对于第一存储器件121至第四存储器件124所占用的面积的存储器件的利用率下降至50％或更少。

图2是说明现有的半导体存储系统的另一个实例的框图。

参见图2，半导体存储系统包括存储器控制器件210和多个存储器件220。图2中的半导体存储系统在多个存储器件220的数目上与图1中的半导体存储系统不同。也就是说，图2说明包括两个存储器件（即第一存储器件221和第二存储器件222）的情况。这里，第一存储器件221与第一通道211所包含的2n个传输线连接，并且第二存储器件222与第二通道212所包含的2n个传输线连接。

与图1相似，存储器控制器件210根据来自用户的期望操作的输入，来确定信号传送带宽，并选择和激活第一通道211和第二通道212中的一个。然而，在将每个通道的信号传送带宽设定成“n”时，仅利用与第一存储器件221连接的2n个传输线之中的“n”个传输线，且仅利用与第二存储器件222连接的2n个传输线之中的“n”个传输线，必须激活第一存储器件221和第二存储器件222这两个，因此对于信号传送带宽的存储器件的功耗会增加。

发明内容