[发明专利]SRAM存储单元阵列、SRAM存储器及其控制方法

权利要求书

1.一种SRAM存储单元阵列，其特征在于，所述SRAM存储单元阵列包括：

多个沿行方向排列的字线对，所述字线对包括写字线和读字线；

沿列方向排列的位线对，所述位线对包括第一位线和第二位线；

位于所述字线对和所述位线对之间的多个存储单元，每个所述存储单元分别连接至对应的所述字线对和所述位线对，所述存储单元包括读出端；以及

读单元，所述读单元包括一个读晶体管和一条读位线，所述读位线通过所述读晶体管连接至多个所述存储单元的所述读出端。

2.如权利要求1所述的SRAM存储单元阵列，其特征在于，所述SRAM存储单元阵列还包括互连线，所述存储单元的读出端连接至所述互连线，以通过所述互连线连接至所述读晶体管。

3.如权利要求1所述的SRAM存储单元阵列，其特征在于，所述读晶体管的栅极连接至所述存储单元的所述读出端；所述读晶体管的漏极连接至所述读位线；所述读晶体管的源极接地。

4.如权利要求1所述的SRAM存储单元阵列，其特征在于，所述读晶体管为NMOS晶体管。

5.如权利要求1所述的SRAM存储单元阵列，其特征在于，所述存储单元包括：

第一反相器和第二反相器，所述第一反相器和所述第二反相器连接在第一节点与第二节点之间，其中所述第一反相器的输入端与所述第二反相器的输出端连接至所述第一节点，所述第一反相器的输出端与所述第二反相器的输入端连接至所述第二节点；

第一写传输晶体管和第二写传输晶体管，所述第一写传输晶体管和所述第二写传输晶体管的源极分别与所述第一节点和所述第二节点连接，漏极分别与所述第一位线和所述第二位线连接，栅极分别与对应的写字线连接；以及

读传输晶体管，所述读传输晶体管的源极与所述第一节点和所述第二节点中的一个连接，漏极与所述读晶体管连接，栅极与所述读字线连接。

6.如权利要求5所述的SRAM存储单元阵列，其特征在于，所述第一反相器包括第一上拉PMOS晶体管和第一下拉NMOS晶体管，所述第二反相器包括第二上拉PMOS晶体管和第二下拉NMOS晶体管，

其中所述第一上拉PMOS晶体管和所述第二上拉PMOS晶体管的源极与供电电压连接，且所述第一下拉NMOS晶体管和所述第二下拉NMOS晶体管的源极接地；所述第一上拉PMOS晶体管和所述第一下拉NMOS晶体管的漏极连接至所述第一节点，所述第二上拉PMOS晶体管和所述第二下拉NMOS晶体管的漏极连接至所述第二节点；所述第一上拉PMOS晶体管和所述第一下拉NMOS晶体管的栅极连接至所述第二节点，且所述第二上拉PMOS晶体管和所述第二下拉NMOS晶体管的栅极连接至所述第一节点。

7.如权利要求5所述的SRAM存储单元阵列，其特征在于，所述第一写传输晶体管、所述第二写传输晶体管和所述读传输晶体管为NMOS晶体管。

8.一种SRAM存储器，其特征在于，所述SRAM存储器包括如权利要求1-7中任一项所述的SRAM存储单元阵列。

9.一种基于权利要求8所述的SRAM存储器的控制方法，其特征在于，所述控制方法包括：

对多个所述存储单元中的选定者进行写操作时，将与所述选定者对应的写字线设置为高电位，外围电路传递到所述位线对上的信息作为输入；以及

对多个所述存储单元中的选定者进行读操作时，将与所述选定者对应的读字线设置为高电位，并将所述读位线设置为高电位，以通过所述读位线读取所述选定者中的信息。

10.如权利要求9所述的控制方法，其特征在于，所述控制方法还包括：

将与所述多个所述存储单元中的第一选定者对应的所述写字线设置为高电位，并同时将与所述多个存储单元中的第二选定者对应的所述读字线设置为高电位，以便同时对所述第一选定者进行写操作和对所述第二选定者进行读操作。