[发明专利]一种自动校准超高速DAC采样窗时漂和温漂技术

说明书

技术领域

本发明涉及太赫兹通信技术领域，尤其涉及一种自动校准超高速DAC采样窗时漂和温漂技术。

背景技术

目前，太赫兹通信技术领域中基带码速率高于其他通信领域，因此基带数字信号直接数字上变频后需求基带部分能实现单芯片采样率为8Gsps、分辨率为12bit并且直接合成带宽在2.5GHz以上的调制信号。在高速电路中，由于高速芯片和印制板材料会随着温度和时间的变化发生物理特性的改变，所以就会导致采样时钟触发沿与有效信号（即采样窗）发生不可预知的偏移。

在采样率在8Gsps的高速调制器中，传统的方式直接设计温度传感器在某些特定区域采集温度信息，从而通过大量高低温工作实验去获取温度与采样窗的二维关系曲线，软件再通过该曲线去调整FPGA(现场可编程门阵列)的IO Delay和高速芯片DAC的采样相位完成系统校准。显而易见，该方式通过大量实验获得温度与采样窗的关系曲线所需的实验周期长、成本高，无法做到真正意义上的实时自动校准。温度传感器无法获取每个芯片内部真实温度，针对有效数据时间在0.25ns范围内，误差会很大，并且无法处理时漂问题。根据实验数据进行校准，系统无法自动得知是否校准成功，超高速DAC采样窗的信号仍然可能是有误差的。

发明内容

本发明所要解决的技术问题和提出的技术任务是对现有技术进行改进，提供一种自动校准超高速DAC采样窗时漂和温漂技术，解决目前技术中超高速DAC采样窗工作时产生的温漂和时漂无法实时自动校准的问题。

为解决以上技术问题，本发明的技术方案是：

一种自动校准超高速DAC采样窗时漂和温漂技术，包括硬件和控制软件，其特征在于，所述的硬件包含信号耦合通道、信号滤波通道、功率监控和高精度采集，控制软件包含单音校准信号合成、功率实时监控、自动调整采样相位，控制软件通过下发命令控制FPGA中DDS合成一定频率的单音校准信号，高速调制器中DAC芯片输出对应频点的校准信号A，校准信号A通过信号耦合通道后得到用于被实时监控的校准信号B，校准信号B与校准信号A特性相同，信号滤波通道完成对校准信号B的滤波得到校准信号C，功率监控采用检波器对校准信号C进行功率测量，高精度采集对检波器的输出进行采样映射出校准信号A的功率，从而实现控制软件对校准信号A的功率实时监控，判断是否需要调整采样相位。本发明消除了超高速DAC采样窗时漂与温漂，首先通过FPGA内部DDS的IP核产生一定频率的自动校准单音信号，然后利用信号耦合通道、信号滤波通道、功率监控、高精度采集实时获取校准信号的功率，最后通过控制软件自动校准采样窗。由于该技术对输出信号进行了一个反馈监控，可以实时校准由于温度和时间引起的采样窗的偏移，该方式就克服了时漂、温度采集误差，以及传统校准方式的盲目性。

进一步的，所述的DDS合成的单音校准信号的频率采用信号频带外的频点。与信号频带区分开来可方便后续的滤波检测，避免信号频带对检测结果造成干扰，从而使得校准失效。

进一步的，所述的信号耦合通道包括巴伦和功分器，并且校准信号A通过信号耦合通道后特性不改变。利用巴伦和功分器将校准信号A分成两路相同的信号，并且特性相同，避免校准信号失真发生特性改变从而使得后续功率测量误差大，最终达不到校准的目的。

进一步的，所述的信号滤波通道采用带通滤波器，对校准信号B滤波后得到的校准信号C的频率与DDS合成频率一致。通过检测校准信号C的功率，可以得到DDS合成频率的功率变化，从而进一步可以推算出校准信号A的功率变化情况，根据校准信号A的功率变化差值来调整采样相位。

进一步的，所述的检波器采用典型动态为46dB，温度稳定性在±0.5dB范围内的检波器，稳定性好，避免环境变化影响检测结果。

进一步的，所述的高精度采集采用采样率为60Msps分辨率为12bit的ADC，提高反馈的精度，保证校准的精确性。

进一步的，所述的控制软件对采集反馈回的数据进行计算推断出校准信号功率，对比校准信号功率与闸值，校准信号功率小于闸值则调整采样相位重新得到校准信号功率直至校准信号功率值大于闸值，完成自动校准。采用循环反馈校准的方式，不断调校直至校准信号功率值大于闸值后停止校准，从而实现了自动校准的功能，无需人工干预，也不会出现信号功率达到正常值后还反复校准的现象，提高系统工作效率，避免无效的校准产生，降低系统功耗，节约资源。

与现有技术相比，本发明优点在于：