[发明专利]一种通用浮点全流水FFT运算IP核

说明书

技术领域

本发明涉及数字信号处理技术领域，特别涉及一种通用浮点全流水FFT运算IP核。

 

背景技术

FFT（快速傅里叶变换，Fast Fourier Transform）运算是数字信号处理中重要的数字信号变换算法，其功能强大，应用广泛。局限于FPGA工艺和集成度，FFT运算的FPGA实现大多是定点或块浮点的方式，采用这两种方式的浮点FFT运算IP核除了授权昂贵，配置繁琐容易出错的问题，还存在如下几点缺陷：

1. 精度低，使用定点或块浮点的方法运算过程会产生严重的积累误差，对最终的FFT结果可能造成较大失真；

2. 信号表示范围有限，相对于定点数的表示方法，浮点数具有更大的表示范围，相应的浮点数运算也具有更大的动态范围，更高的运算精度，不易溢出和积累运算误差；

3．实时性差，FFT处理架构不够优化，没有实现全流水操作，每次FFT运算要等到上一次FFT运算结束才能再度启动运算流程，实时性较差；

4．基本的乘加运算器存在缺陷，定点乘加器由于定点数运算缺乏精度保证，浮点乘加器的IP核具有过长的运算流水级，通过叠加效应大大延长了FFT的计算时间。

 

发明内容

本发明针对现有技术存在的上述不足，提供了一种通用浮点全流水FFT运算IP核，其结构明朗，配置简单，保证运算精度的同时大大提高了浮点FFT的运算速度，同时其被封装成浮点FFT浮点运算IP核可快速部署到不同的工程应用中，使用方便，极大的加快工程的研发进度，可以在任何需要频域分析的工程系统中实时快速的计算傅里叶变换。

本发明通过以下技术方案实现：

一种通用浮点全流水FFT运算IP核，包括：

原位运算单元，用以对输入的数字信号分块整理，原位运算单元首先通过地址倒序完成原位运算，然后通过乒乓缓存的方法将输入的数字信号以每组256点的顺序缓存，再通过奇偶序列筛选产生方便于蝶形运算输入的数据；

基2流水型蝶形运算单元，包括若干级的蝶形流水运算单元，第一级的蝶形流水运算单元接收经原位运算单元产生的数据，之后的每一级的蝶形流水运算单元分别连接上一级的蝶形流水运算单元，以计算相应的每一点输入对应的FFT运算输出；

结果处理单元，连接基2流水型蝶形运算单元，对基2流水型蝶形运算单元计算出的FFT运算输出进行整理；

其中，基2流水型蝶形运算单元每次输出两个计算结果，每256个计算结果为一次完整的FFT运算流程，结果处理单元完成并串转换和256点输出的打包处理。

较佳的，原位运算单元采用按时间抽取的FFT算法实现。

较佳的，基2流水型蝶形运算单元中的计算相应的每一点输入对应的FFT运算输出包括：

对经原位运算单元产生的数据进行乘加运算，乘加运算的旋转因子通过存储器读出，每一级的蝶形流水运算单元的计算结果分别送给下一级的蝶形流水运算单元的存储器缓存。

较佳的，蝶形流水运算单元包括：

蝶形运算子单元，用以进行蝶形运算；

地址产生子单元，用以产生蝶形运算子单元的计算结果在下一级蝶形流水运算单元中的存储地址；

时序控制子单元，连接蝶形运算子单元以及地址产生子单元，用以产生时序；

若干存储器，连接蝶形运算子单元以及地址产生子单元，用以存储蝶形运算子单元的计算结果以及乘加运算的旋转因子。

较佳的，基2流水型蝶形运算单元包括八级的蝶形流水运算单元：第一蝶形流水运算单元至第八蝶形流水运算单元。

较佳的，每一级的蝶形流水运算单元通过循环复用的方式完成128次蝶形运算，以节省资源占用。

较佳的，原位运算单元包括：

地址倒序子单元，用以通过地址倒序完成原位运算；

若干存储器，连接地址倒序子单元，用以缓存经原位运算后的数字信号；

奇偶地址筛选子单元，连接若干存储器，用以通过奇偶序列筛选产生方便于蝶形运算输入的数据。

 

附图说明

图1所示的是本发明的结构示意图；

图2所示的是本发明的原位运算单元的结构示意图；

图3所示的是本发明的蝶形流水运算单元的结构示意图。

 

具体实施方式