[发明专利]半导体集成电路装置及其制造方法

说明书

提供了一种半导体集成电路装置及其制造方法。所述半导体集成电路装置包括：半导体衬底，具有有源岛；栅极，掩埋在有源岛的预定部分中；源极和漏极，形成在栅极的两侧；以及电流阻挡层，在有源岛中与所述漏极的下部相对应而形成。当电流从漏极流入时，电流阻挡层被配置成将电流经由源极的下部放电至半导体衬底的内部。

相关申请的交叉引用

本申请要求2013年6月5日向韩国知识产权局提交的申请号为10-2013-0064579的韩国专利申请的优先权，其全部内容通过引用合并于此。

技术领域

本发明构思涉及一种半导体集成电路装置及其制造方法，更具体而言，涉及一种具有水平沟道结构的阻变存储器件及其制造方法。

背景技术

随着移动和数字信息通信以及消费电子业的快速发展，对现有电子电荷控制器件的研究会遇到瓶颈。因而，需要研发现有电子电荷器件之外的新构思的新功能存储器件。具体地，需要研发具有大容量、超高速度以及超低功率的下一代存储器件。

目前，已经提出了利用电阻器件作为存储媒介的阻变存储器件来作为下一代存储器件，典型作为阻变存储器件的是相变随机存取存储器(PCRAM)、电阻式随机存取存储器(ReRAM)以及磁阻随机存取存储器(MRAM)。

阻变存储器件可以基本上由开关器件和电阻器件来配置，并且根据电阻器件的状态来存储数据“0”或“1”。

即使在阻变存储器件中，最重要的也是要改善集成密度，以及在有限的和小的面积内尽可能多地集成存储器单元。

目前，提出了以三维(3D)结构来配置阻变存储器件的方法，并且对利用窄临界尺寸来稳定地层叠多个存储器单元的方法的要求正在增加。

作为典型的3D结构的阻变存储器件的制造方法，提出了利用垂直柱体来制造开关器件的方法(或垂直沟道方式)和通过将与半导体衬底的表面大体垂直的有源区浮置来形成水平沟道的方法。

使用3D结构的垂直沟道方法和水平沟道方法可以改善集成密度，但是制造工艺复杂。

发明内容

根据一个实施例，提供了一种半导体集成电路装置。所述半导体集成电路装置可以包括：半导体衬底，具有有源岛；栅极，掩埋在有源岛的预定部分中；源极和漏极，形成在栅极的两侧；以及电流阻挡层，适用于将电流经由源极的下部放电至半导体衬底。

根据一个实施例，提供了一种制造半导体集成电路装置的方法。所述方法可以包括以下步骤：通过将半导体衬底刻蚀预定深度来形成有源岛；通过刻蚀有源岛的预定部分来形成栅极区；通过将第一杂质注入至有源岛中而在有源岛中形成第一杂质区；通过将导电材料掩埋在栅极区中来形成栅极；通过在栅极的两侧将具有与第一杂质区相反的导电性的杂质注入至第一杂质区中来形成源极区和漏极区；以及将具有与第一杂质大体相同的导电性的杂质注入至漏极的下部中。

根据一个实施例，提供了一种制造半导体集成电路装置的方法。所述方法可以包括以下步骤：通过将半导体衬底刻蚀预定深度来形成有源岛；通过刻蚀有源岛的预定部分来形成栅极区；通过将第一杂质注入到有源岛中而在有源岛中形成第一杂质区；通过将导电材料掩埋在栅极区中来形成栅极；通过将具有与第一杂质区大体相同的导电性的杂质注入至栅极的两侧的下部中来形成电流阻挡层；以及通过在电流阻挡层之上注入具有与第一杂质区相反的导电性的杂质来形成源极和漏极。

在以下标题为“具体实施方式”的部分描述这些和其他的特点、方面以及实施例。

附图说明

从如下结合附图的详细描述中将更加清楚地理解本公开主题的以上和其他的方面、特征和其他的优点，其中：

图1至图5是说明根据本发明构思的一个实施例的制造半导体集成电路装置的方法的工艺的截面图；