[发明专利]肖特基势垒二极管及其制造方法

说明书

相关申请的交叉引用

本申请要求于2012年12月28日提交到韩国知识专利局的韩国专利申请No.10-2012-0157484的优先权和权益，其全部内容并入本文以作参考。

技术领域

本公开涉及包含碳化硅（SiC）的肖特基势垒二极管（schottky barrier diode）及其制造方法。

背景技术

肖特基势垒二极管（SBD）不像一般PN二极管那样使用PN结，而是使用其中电极和半导体相结合的肖特基结。SBD可具有相对快速的开关特性，并且可具有比PN二极管更低的接通电压特性。

在这样的SBD中，由于电场集中在电极的边缘部分，存在不能保证击穿电压到SBD的理论击穿值的问题。

上述在该背景技术部分公开的信息仅用于增强对本公开的背景的理解，因此其可能含有不是现有技术的信息。

发明内容

致力于提供肖特基势垒二极管及其制造方法而做出本公开，该肖特基势垒二极管具有通过使肖特基势垒二极管中的电极边缘部分的电场集中分布开而改善肖特基势垒二极管的击穿电压的优点。

本公开的示例性实施方式提供一种肖特基势垒二极管，包括：n+型碳化硅衬底；布置在n+型碳化硅衬底的第一表面上的n-型外延层，其包括电极区以及位于电极区外部的端接区；布置在端接区中的n-型外延层上的第一沟槽和第二沟槽；布置在第一沟槽和第二沟槽之下的p区；布置在电极区中的n-型外延层上的肖特基电极；以及布置在n+型碳化硅衬底的第二表面上的欧姆电极，其中第一沟槽和第二沟槽位置相邻以形成台阶。

第一沟槽的底部可以布置为低于第二沟槽的底部。

第一沟槽可以布置为邻近电极区。

p区可以延伸到与第二沟槽相邻的端接区中的n-型外延层的上表面。

肖特基电极可以延伸到端接区，从而与p区接触。

本公开的另一个示例性实施方式提供了制造肖特基势垒二极管的方法，该方法包括：通过在n+型碳化硅衬底的第一表面上的第一外延生长，形成n-型外延层，其中n-型外延层包括电极区和位于电极区外部的端接区；通过蚀刻端接区中的n-型外延层的一部分，形成初步沟槽；通过蚀刻初步沟槽的一部分，形成第一沟槽和第二沟槽；通过将p-离子注入到第一沟槽、第二沟槽以及与第二沟槽相邻的端接区中的n-型外延层的上表面，在第一沟槽、第二沟槽以及与第二沟槽相邻的端接区中的n-型外延层的上表面的下方形成p区；在电极区中的n-型外延层上形成肖特基电极；以及在n+型碳化硅衬底的第二表面上形成欧姆电极，其中第一沟槽和第二沟槽位置相邻以形成台阶。

本公开的另一个示例性实施方式提供了制造肖特基势垒二极管的方法，该方法包括：通过在n+型碳化硅衬底的第一表面上的第二外延生长，形成第一初步n-型外延层，其中第一初步n-型外延层包括电极区和位于电极区外部的端接区；在端接区中的第一初步n-型外延层的一部分上形成第一掩膜；通过在第一初步n-型外延层上的第三外延生长，形成第二初步n-型外延层；在第一掩膜和端接区中的第二初步n-型外延层的一部分上形成第二掩膜；通过在第二初步n-型外延层上的第四外延生长，形成第三初步n-型外延层，从而形成n-型外延层；通过去除第一掩膜和第二掩膜，形成第一沟槽和第二沟槽；通过将p-离子注入到第一沟槽、第二沟槽以及与第二沟槽相邻的端接区中的n-型外延层的上表面，在第一沟槽、第二沟槽以及与第二沟槽相邻的端接区中的n-型外延层的上表面的下方形成p区；在电极区中的n-型外延层上形成肖特基电极；以及在n+型碳化硅衬底的第二表面上形成欧姆电极，其中第一沟槽和第二沟槽位置相邻，以形成台阶。

第二掩膜的宽度可以大于第一掩膜的宽度。

第一掩膜和第二初步n-型外延层可以具有相同的厚度。

第二掩膜和第三初步n-型外延层可以具有相同的厚度。