[发明专利]CMOS晶体管的形成方法

说明书

技术领域

本发明涉及半导体技术领域，特别涉及一种CMOS晶体管的形成方法。

背景技术

随着半导体器件集成度的不断提高，技术节点的降低，传统的栅介质层不断变薄，晶体管漏电量随之增加，引起半导体器件功耗浪费等问题。为解决上述问题，现有技术提供一种将金属栅极替代多晶硅栅极的解决方案。其中，“后栅（gate last)”工艺为形成高K金属栅极晶体管的一个主要工艺。

现有采用后栅极工艺形成高K金属栅极晶体管的方法，包括：提供半导体衬底，所述半导体衬底上形成有伪栅结构和位于所述半导体衬底上并覆盖所述伪栅结构的层间介质层，所述伪栅结构包括位于所述半导体衬底表面的伪栅介质层和所述伪栅介质层表面的伪栅极，所述层间介质层的表面与伪栅结构表面齐平；去除所述伪栅结构后形成凹槽；在所述凹槽内依次形成高K栅介质层和金属层，所述金属层填充满沟槽，作为晶体管的金属栅极。

为了满足高性能器件的需要，金属栅还应该具有栅极功函数调节能力。在金属栅电极和栅介质层之间会形成单层或者多层的功函数层，用来调节NMOS晶体管或者PMOS晶体管的阈值电压。

随着半导体器件集成度的不断提高，所述伪栅结构的尺寸也逐渐减小，去除所述伪栅结构之后形成的凹槽的深宽比较高，导致在所述凹槽内形成功函数层及金属栅极的难度提高，导致形成的金属栅的质量较差，从而影响形成的CMOS晶体管的性能。

发明内容

本发明解决的问题是提供一种CMOS晶体管的形成方法，提高形成的CMOS晶体管的性能。

为解决上述问题，本发明提供一种CMOS晶体管的形成方法，包括：提供半导体衬底，所述半导体衬底包括NMOS区域和PMOS区域，位于所述半导体衬底表面介质层，位于所述NMOS区域表面的介质层内的第一凹槽，位于所述PMOS区域表面的介质层内的第二凹槽；在所述第一凹槽、第二凹槽内壁表面以及介质层表面形成栅介质层和位于所述栅介质层表面的第一金属层；在所述第一凹槽和第二凹槽底部的第一金属层表面以及介质层表面的第一金属层表面形成第二金属层，以及位于所述第二金属层表面的第三金属层；在所述第二凹槽内填充覆盖层，所述覆盖层的表面低于所述介质层的表面；以所述覆盖层为掩膜，去除位于NMOS区域上的第三金属层、第二金属层以及位于所述第一凹槽侧壁表面的部分栅介质层和所述部分栅介质层表面的部分第一金属层，去除位于PMOS区域上的介质层上的第三金属层、第二金属层以及所述覆盖层上方的第二凹槽侧壁表面的栅介质层和第一金属层，暴露出第一凹槽的侧壁表面以及未被覆盖层填充的部分第二凹槽的侧壁表面；去除所述覆盖层；形成填充满所述第一凹槽的第一栅极和填充满所述第二凹槽的第二栅极。

可选的，采用原子层沉积工艺或化学气相沉积工艺形成所述第一金属层。

可选的，所述第一金属层的材料为TiN或TaN。

可选的，采用射频物理气相沉积工艺形成所述第二金属层和第三金属层。

可选的，所述第二金属层的材料为Ta或Ti。

可选的，所述第三金属层的材料为TiN。

可选的，所述第三金属层的材料与第一金属层的材料相同。

可选的，所述覆盖层的材料为光刻胶或有机抗反射材料。

可选的，所述覆盖层的厚度为第二凹槽深度的1/2～3/4。

可选的，以所述覆盖层为掩膜，去除位于NMOS区域上的第三金属层、第二金属层以及位于所述第一凹槽侧壁表面的部分栅介质层和所述部分栅介质层表面的部分第一金属层，去除位于PMOS区域上的介质层表面的部分第三金属层和部分第二金属层以及所述第二凹槽的位于覆盖上方的侧壁表面的部分栅介质层和所述部分栅介质层表面的部分第一金属层的方法包括：

采用第一刻蚀工艺，同时去除位于所述NMOS区域上的第三金属层、位于所述第一凹槽侧壁表面的第一金属层以及位于所述PMOS区域上的未被覆盖层覆盖的部分第三金属层及第二凹槽内壁表面的部分第一金属层，暴露出NMOS区域上的第二金属层、第一凹槽侧壁表面的栅介质层、PMOS区域上的位于介质层表面的第二金属层、未被覆盖层覆盖的第二凹槽侧壁表面的栅介质层；

采用第二刻蚀工艺，同时去除所述NMOS区域和PMOS区域上暴露的部分第二金属层；

采用第三刻蚀工艺，同时去除第一凹槽侧壁表面的栅介质层和部分第二凹槽侧壁表面的栅介质层，暴露出第一凹槽的侧壁表面以及未被覆盖层填充的部分第二凹槽的侧壁表面。

可选的，所述第一刻蚀工艺为化学气相刻蚀工艺或湿法刻蚀工艺。